git.gag.com Git - fw/altos/blob - src/stm/ao_arch_funcs.h

   1 /*
   2  * Copyright © 2012 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but
  10  * WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  12  * General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along
  15  * with this program; if not, write to the Free Software Foundation, Inc.,
  16  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  17  */
  18
  19 #ifndef _AO_ARCH_FUNCS_H_
  20 #define _AO_ARCH_FUNCS_H_
  21
  22 /* ao_spi_stm.c
  23  */
  24
  25 /* PCLK is set to 16MHz (HCLK 32MHz, APB prescaler 2) */
  26
  27 //#define AO_SPI_SPEED_8MHz     STM_SPI_CR1_BR_PCLK_2   /* too fast to use safely */
  28 #define _AO_SPI_SPEED_4MHz      STM_SPI_CR1_BR_PCLK_4
  29 #define _AO_SPI_SPEED_2MHz      STM_SPI_CR1_BR_PCLK_8
  30 #define _AO_SPI_SPEED_1MHz      STM_SPI_CR1_BR_PCLK_16
  31 #define _AO_SPI_SPEED_500kHz    STM_SPI_CR1_BR_PCLK_32
  32 #define _AO_SPI_SPEED_250kHz    STM_SPI_CR1_BR_PCLK_64
  33 #define _AO_SPI_SPEED_125kHz    STM_SPI_CR1_BR_PCLK_128
  34 #define _AO_SPI_SPEED_62500Hz   STM_SPI_CR1_BR_PCLK_256
  35
  36 static inline uint32_t
  37 ao_spi_speed(uint32_t hz)
  38 {
  39         if (hz >= 4000000) return _AO_SPI_SPEED_4MHz;
  40         if (hz >= 2000000) return _AO_SPI_SPEED_2MHz;
  41         if (hz >= 1000000) return _AO_SPI_SPEED_1MHz;
  42         if (hz >=  500000) return _AO_SPI_SPEED_500kHz;
  43         if (hz >=  250000) return _AO_SPI_SPEED_250kHz;
  44         if (hz >=  125000) return _AO_SPI_SPEED_125kHz;
  45         return _AO_SPI_SPEED_62500Hz;
  46 }
  47
  48 #define AO_SPI_CPOL_BIT         4
  49 #define AO_SPI_CPHA_BIT         5
  50
  51 #define AO_SPI_CONFIG_1         0x00
  52 #define AO_SPI_1_CONFIG_PA5_PA6_PA7     AO_SPI_CONFIG_1
  53 #define AO_SPI_2_CONFIG_PB13_PB14_PB15  AO_SPI_CONFIG_1
  54
  55 #define AO_SPI_CONFIG_2         0x04
  56 #define AO_SPI_1_CONFIG_PB3_PB4_PB5     AO_SPI_CONFIG_2
  57 #define AO_SPI_2_CONFIG_PD1_PD3_PD4     AO_SPI_CONFIG_2
  58
  59 #define AO_SPI_CONFIG_3         0x08
  60 #define AO_SPI_1_CONFIG_PE13_PE14_PE15  AO_SPI_CONFIG_3
  61
  62 #define AO_SPI_CONFIG_NONE      0x0c
  63
  64 #define AO_SPI_INDEX_MASK       0x01
  65 #define AO_SPI_CONFIG_MASK      0x0c
  66
  67 #define AO_SPI_1_PA5_PA6_PA7    (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PA5_PA6_PA7)
  68 #define AO_SPI_1_PB3_PB4_PB5    (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PB3_PB4_PB5)
  69 #define AO_SPI_1_PE13_PE14_PE15 (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PE13_PE14_PE15)
  70
  71 #define AO_SPI_2_PB13_PB14_PB15 (STM_SPI_INDEX(2) | AO_SPI_2_CONFIG_PB13_PB14_PB15)
  72 #define AO_SPI_2_PD1_PD3_PD4    (STM_SPI_INDEX(2) | AO_SPI_2_CONFIG_PD1_PD3_PD4)
  73
  74 #define AO_SPI_INDEX(id)        ((id) & AO_SPI_INDEX_MASK)
  75 #define AO_SPI_CONFIG(id)       ((id) & AO_SPI_CONFIG_MASK)
  76 #define AO_SPI_PIN_CONFIG(id)   ((id) & (AO_SPI_INDEX_MASK | AO_SPI_CONFIG_MASK))
  77 #define AO_SPI_CPOL(id)         ((uint32_t) (((id) >> AO_SPI_CPOL_BIT) & 1))
  78 #define AO_SPI_CPHA(id)         ((uint32_t) (((id) >> AO_SPI_CPHA_BIT) & 1))
  79
  80 #define AO_SPI_MAKE_MODE(pol,pha)       (((pol) << AO_SPI_CPOL_BIT) | ((pha) << AO_SPI_CPHA_BIT))
  81 #define AO_SPI_MODE_0           AO_SPI_MAKE_MODE(0,0)
  82 #define AO_SPI_MODE_1           AO_SPI_MAKE_MODE(0,1)
  83 #define AO_SPI_MODE_2           AO_SPI_MAKE_MODE(1,0)
  84 #define AO_SPI_MODE_3           AO_SPI_MAKE_MODE(1,1)
  85
  86 uint8_t
  87 ao_spi_try_get(uint8_t spi_index, uint32_t speed, uint8_t task_id);
  88
  89 void
  90 ao_spi_get(uint8_t spi_index, uint32_t speed);
  91
  92 void
  93 ao_spi_put(uint8_t spi_index);
  94
  95 void
  96 ao_spi_put_pins(uint8_t spi_index);
  97
  98 void
  99 ao_spi_send(const void *block, uint16_t len, uint8_t spi_index);
 100
 101 void
 102 ao_spi_send_fixed(uint8_t value, uint16_t len, uint8_t spi_index);
 103
 104 void
 105 ao_spi_send_sync(const void *block, uint16_t len, uint8_t spi_index);
 106
 107 void
 108 ao_spi_start_bytes(uint8_t spi_index);
 109
 110 void
 111 ao_spi_stop_bytes(uint8_t spi_index);
 112
 113 static inline void
 114 ao_spi_send_byte(uint8_t byte, uint8_t spi_index)
 115 {
 116         struct stm_spi  *stm_spi;
 117
 118         switch (AO_SPI_INDEX(spi_index)) {
 119         case 0:
 120                 stm_spi = &stm_spi1;
 121                 break;
 122         case 1:
 123                 stm_spi = &stm_spi2;
 124                 break;
 125         }
 126
 127         while (!(stm_spi->sr & (1 << STM_SPI_SR_TXE)))
 128                 ;
 129         stm_spi->dr = byte;
 130         while (!(stm_spi->sr & (1 << STM_SPI_SR_RXNE)))
 131                 ;
 132         (void) stm_spi->dr;
 133 }
 134
 135 static inline uint8_t
 136 ao_spi_recv_byte(uint8_t spi_index)
 137 {
 138         struct stm_spi  *stm_spi;
 139
 140         switch (AO_SPI_INDEX(spi_index)) {
 141         case 0:
 142                 stm_spi = &stm_spi1;
 143                 break;
 144         case 1:
 145                 stm_spi = &stm_spi2;
 146                 break;
 147         }
 148
 149         while (!(stm_spi->sr & (1 << STM_SPI_SR_TXE)))
 150                 ;
 151         stm_spi->dr = 0xff;
 152         while (!(stm_spi->sr & (1 << STM_SPI_SR_RXNE)))
 153                 ;
 154         return (uint8_t) stm_spi->dr;
 155 }
 156
 157 void
 158 ao_spi_recv(void *block, uint16_t len, uint8_t spi_index);
 159
 160 void
 161 ao_spi_duplex(const void *out, void *in, uint16_t len, uint8_t spi_index);
 162
 163 void
 164 ao_spi_init(void);
 165
 166 #define ao_spi_set_cs(reg,mask) ((reg)->bsrr = ((uint32_t) (mask)) << 16)
 167 #define ao_spi_clr_cs(reg,mask) ((reg)->bsrr = (mask))
 168
 169 #define ao_spi_get_mask(reg,mask,bus, speed) do {               \
 170                 ao_spi_get(bus, speed);                         \
 171                 ao_spi_set_cs(reg,mask);                        \
 172         } while (0)
 173
 174 static inline uint8_t
 175 ao_spi_try_get_mask(struct stm_gpio *reg, uint16_t mask, uint8_t bus, uint32_t speed, uint8_t task_id)
 176 {
 177         if (!ao_spi_try_get(bus, speed, task_id))
 178                 return 0;
 179         ao_spi_set_cs(reg, mask);
 180         return 1;
 181 }
 182
 183 #define ao_spi_put_mask(reg,mask,bus) do {      \
 184                 ao_spi_clr_cs(reg,mask);        \
 185                 ao_spi_put(bus);                \
 186         } while (0)
 187
 188 #define ao_spi_get_bit(reg,bit,bus,speed) ao_spi_get_mask(reg,1<<(bit),bus,speed)
 189 #define ao_spi_put_bit(reg,bit,bus) ao_spi_put_mask(reg,1<<(bit),bus)
 190
 191 #define ao_enable_port(port) do {                                       \
 192                 if ((port) == &stm_gpioa)                               \
 193                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOAEN); \
 194                 else if ((port) == &stm_gpiob)                          \
 195                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOBEN); \
 196                 else if ((port) == &stm_gpioc)                          \
 197                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOCEN); \
 198                 else if ((port) == &stm_gpiod)                          \
 199                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIODEN); \
 200                 else if ((port) == &stm_gpioe)                          \
 201                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOEEN); \
 202         } while (0)
 203
 204 #define ao_disable_port(port) do {                                      \
 205                 if ((port) == &stm_gpioa)                               \
 206                         stm_rcc.ahbenr &= ~(1UL << STM_RCC_AHBENR_GPIOAEN); \
 207                 else if ((port) == &stm_gpiob)                          \
 208                         stm_rcc.ahbenr &= ~(1UL << STM_RCC_AHBENR_GPIOBEN); \
 209                 else if ((port) == &stm_gpioc)                          \
 210                         stm_rcc.ahbenr &= ~(1UL << STM_RCC_AHBENR_GPIOCEN); \
 211                 else if ((port) == &stm_gpiod)                          \
 212                         stm_rcc.ahbenr &= ~(1UL << STM_RCC_AHBENR_GPIODEN); \
 213                 else if ((port) == &stm_gpioe)                          \
 214                         stm_rcc.ahbenr &= ~(1UL << STM_RCC_AHBENR_GPIOEEN); \
 215         } while (0)
 216
 217
 218 #define ao_gpio_set(port, bit, v) stm_gpio_set(port, bit, v)
 219
 220 #define ao_gpio_get(port, bit) stm_gpio_get(port, bit)
 221
 222 #define ao_gpio_set_bits(port, bits) stm_gpio_set_bits(port, bits)
 223
 224 #define ao_gpio_set_mask(port, bits, mask) stm_gpio_set_mask(port, bits, mask)
 225
 226 #define ao_gpio_clr_bits(port, bits) stm_gpio_clr_bits(port, bits);
 227
 228 #define ao_gpio_get_all(port) stm_gpio_get_all(port)
 229
 230 #define ao_enable_output(port,bit,v) do {                       \
 231                 ao_enable_port(port);                           \
 232                 ao_gpio_set(port, bit, v);                      \
 233                 stm_moder_set(port, bit, STM_MODER_OUTPUT);\
 234         } while (0)
 235
 236 #define ao_enable_output_mask(port,bits,mask) do {              \
 237                 ao_enable_port(port);                           \
 238                 ao_gpio_set_mask(port, bits, mask);             \
 239                 ao_set_output_mask(port, mask);                 \
 240         } while (0)
 241
 242 #define AO_OUTPUT_PUSH_PULL     STM_OTYPER_PUSH_PULL
 243 #define AO_OUTPUT_OPEN_DRAIN    STM_OTYPER_OPEN_DRAIN
 244
 245 #define ao_gpio_set_output_mode(port,pin,mode) \
 246         stm_otyper_set(port, pin, mode)
 247
 248 #define ao_gpio_set_mode(port,bit,mode) do {                            \
 249                 if (mode == AO_EXTI_MODE_PULL_UP)                       \
 250                         stm_pupdr_set(port, bit, STM_PUPDR_PULL_UP);    \
 251                 else if (mode == AO_EXTI_MODE_PULL_DOWN)                \
 252                         stm_pupdr_set(port, bit, STM_PUPDR_PULL_DOWN);  \
 253                 else                                                    \
 254                         stm_pupdr_set(port, bit, STM_PUPDR_NONE);       \
 255         } while (0)
 256
 257 #define ao_gpio_set_mode_mask(port,mask,mode) do {                      \
 258                 if (mode == AO_EXTI_MODE_PULL_UP)                       \
 259                         stm_pupdr_set_mask(port, mask, STM_PUPDR_PULL_UP); \
 260                 else if (mode == AO_EXTI_MODE_PULL_DOWN)                \
 261                         stm_pupdr_set_mask(port, mask, STM_PUPDR_PULL_DOWN); \
 262                 else                                                    \
 263                         stm_pupdr_set_mask(port, mask, STM_PUPDR_NONE); \
 264         } while (0)
 265
 266 #define ao_set_input(port, bit) do {                            \
 267                 stm_moder_set(port, bit, STM_MODER_INPUT);      \
 268         } while (0)
 269
 270 #define ao_set_output(port, bit, v) do {                        \
 271                 ao_gpio_set(port, bit, v);                      \
 272                 stm_moder_set(port, bit, STM_MODER_OUTPUT);     \
 273         } while (0)
 274
 275 #define ao_set_output_mask(port, mask) do {                     \
 276                 stm_moder_set_mask(port, mask, STM_MODER_OUTPUT);       \
 277         } while (0)
 278
 279 #define ao_set_input_mask(port, mask) do {                              \
 280                 stm_moder_set_mask(port, mask, STM_MODER_INPUT);        \
 281         } while (0)
 282
 283 #define ao_enable_input(port,bit,mode) do {                             \
 284                 ao_enable_port(port);                                   \
 285                 ao_set_input(port, bit);                                \
 286                 ao_gpio_set_mode(port, bit, mode);                      \
 287         } while (0)
 288
 289 #define ao_enable_input_mask(port,mask,mode) do {       \
 290                 ao_enable_port(port);                   \
 291                 ao_gpio_set_mode_mask(port, mask, mode);        \
 292                 ao_set_input_mask(port, mask);          \
 293         } while (0)
 294
 295 #define _ao_enable_cs(port, bit) do {                           \
 296                 stm_gpio_set((port), bit, 1);                   \
 297                 stm_moder_set((port), bit, STM_MODER_OUTPUT);   \
 298         } while (0)
 299
 300 #define ao_enable_cs(port,bit) do {                             \
 301                 ao_enable_port(port);                           \
 302                 _ao_enable_cs(port, bit);                       \
 303         } while (0)
 304
 305 #define ao_spi_init_cs(port, mask) do {                         \
 306                 ao_enable_port(port);                           \
 307                 if ((mask) & 0x0001) _ao_enable_cs(port, 0);    \
 308                 if ((mask) & 0x0002) _ao_enable_cs(port, 1);    \
 309                 if ((mask) & 0x0004) _ao_enable_cs(port, 2);    \
 310                 if ((mask) & 0x0008) _ao_enable_cs(port, 3);    \
 311                 if ((mask) & 0x0010) _ao_enable_cs(port, 4);    \
 312                 if ((mask) & 0x0020) _ao_enable_cs(port, 5);    \
 313                 if ((mask) & 0x0040) _ao_enable_cs(port, 6);    \
 314                 if ((mask) & 0x0080) _ao_enable_cs(port, 7);    \
 315                 if ((mask) & 0x0100) _ao_enable_cs(port, 8);    \
 316                 if ((mask) & 0x0200) _ao_enable_cs(port, 9);    \
 317                 if ((mask) & 0x0400) _ao_enable_cs(port, 10);\
 318                 if ((mask) & 0x0800) _ao_enable_cs(port, 11);\
 319                 if ((mask) & 0x1000) _ao_enable_cs(port, 12);\
 320                 if ((mask) & 0x2000) _ao_enable_cs(port, 13);\
 321                 if ((mask) & 0x4000) _ao_enable_cs(port, 14);\
 322                 if ((mask) & 0x8000) _ao_enable_cs(port, 15);\
 323         } while (0)
 324
 325 /* ao_dma_stm.c
 326  */
 327
 328 extern uint8_t ao_dma_done[STM_NUM_DMA];
 329
 330 void
 331 ao_dma_set_transfer(uint8_t             index,
 332                     volatile void       *peripheral,
 333                     void                *memory,
 334                     uint16_t            count,
 335                     uint32_t            ccr);
 336
 337 void
 338 ao_dma_set_isr(uint8_t index, void (*isr)(int index));
 339
 340 void
 341 ao_dma_start(uint8_t index);
 342
 343 void
 344 ao_dma_done_transfer(uint8_t index);
 345
 346 void
 347 ao_dma_alloc(uint8_t index);
 348
 349 void
 350 ao_dma_init(void);
 351
 352 /* ao_i2c_stm.c */
 353
 354 void
 355 ao_i2c_get(uint8_t i2c_index);
 356
 357 uint8_t
 358 ao_i2c_start(uint8_t i2c_index, uint16_t address);
 359
 360 void
 361 ao_i2c_put(uint8_t i2c_index);
 362
 363 uint8_t
 364 ao_i2c_send(void *block, uint16_t len, uint8_t i2c_index, uint8_t stop);
 365
 366 uint8_t
 367 ao_i2c_recv(void *block, uint16_t len, uint8_t i2c_index, uint8_t stop);
 368
 369 void
 370 ao_i2c_init(void);
 371
 372 #if USE_SERIAL_1_SW_FLOW || USE_SERIAL_2_SW_FLOW || USE_SERIAL_3_SW_FLOW
 373 #define HAS_SERIAL_SW_FLOW 1
 374 #else
 375 #define HAS_SERIAL_SW_FLOW 0
 376 #endif
 377
 378 #if USE_SERIAL_1_FLOW && !USE_SERIAL_1_SW_FLOW || USE_SERIAL_2_FLOW && !USE_SERIAL_2_SW_FLOW || USE_SERIAL_3_FLOW && !USE_SERIAL_3_SW_FLOW
 379 #define HAS_SERIAL_HW_FLOW 1
 380 #else
 381 #define HAS_SERIAL_HW_FLOW 0
 382 #endif
 383
 384 /* ao_serial_stm.c */
 385 struct ao_stm_usart {
 386         struct ao_fifo          rx_fifo;
 387         struct ao_fifo          tx_fifo;
 388         struct stm_usart        *reg;
 389         uint8_t                 tx_running;
 390         uint8_t                 draining;
 391 #if HAS_SERIAL_SW_FLOW
 392         /* RTS - 0 if we have FIFO space, 1 if not
 393          * CTS - 0 if we can send, 0 if not
 394          */
 395         struct stm_gpio         *gpio_rts;
 396         struct stm_gpio         *gpio_cts;
 397         uint8_t                 pin_rts;
 398         uint8_t                 pin_cts;
 399         uint8_t                 rts;
 400 #endif
 401 };
 402
 403 void
 404 ao_debug_out(char c);
 405
 406 #if HAS_SERIAL_1
 407 extern struct ao_stm_usart      ao_stm_usart1;
 408 #endif
 409
 410 #if HAS_SERIAL_2
 411 extern struct ao_stm_usart      ao_stm_usart2;
 412 #endif
 413
 414 #if HAS_SERIAL_3
 415 extern struct ao_stm_usart      ao_stm_usart3;
 416 #endif
 417
 418 #define ARM_PUSH32(stack, val)  (*(--(stack)) = (val))
 419
 420 typedef uint32_t        ao_arch_irq_t;
 421
 422 static inline void
 423 ao_arch_block_interrupts(void) {
 424 #ifdef AO_NONMASK_INTERRUPTS
 425         asm("msr basepri,%0" : : "r" (AO_STM_NVIC_BASEPRI_MASK));
 426 #else
 427         asm("cpsid i");
 428 #endif
 429 }
 430
 431 static inline void
 432 ao_arch_release_interrupts(void) {
 433 #ifdef AO_NONMASK_INTERRUPTS
 434         asm("msr basepri,%0" : : "r" (0x0));
 435 #else
 436         asm("cpsie i");
 437 #endif
 438 }
 439
 440 static inline uint32_t
 441 ao_arch_irqsave(void) {
 442         uint32_t        val;
 443 #ifdef AO_NONMASK_INTERRUPTS
 444         asm("mrs %0,basepri" : "=r" (val));
 445 #else
 446         asm("mrs %0,primask" : "=r" (val));
 447 #endif
 448         ao_arch_block_interrupts();
 449         return val;
 450 }
 451
 452 static inline void
 453 ao_arch_irqrestore(uint32_t basepri) {
 454 #ifdef AO_NONMASK_INTERRUPTS
 455         asm("msr basepri,%0" : : "r" (basepri));
 456 #else
 457         asm("msr primask,%0" : : "r" (basepri));
 458 #endif
 459 }
 460
 461 static inline void
 462 ao_arch_memory_barrier(void) {
 463         asm volatile("" ::: "memory");
 464 }
 465
 466 static inline void
 467 ao_arch_irq_check(void) {
 468 #ifdef AO_NONMASK_INTERRUPTS
 469         uint32_t        basepri;
 470         asm("mrs %0,basepri" : "=r" (basepri));
 471         if (basepri == 0)
 472                 ao_panic(AO_PANIC_IRQ);
 473 #else
 474         uint32_t        primask;
 475         asm("mrs %0,primask" : "=r" (primask));
 476         if ((primask & 1) == 0)
 477                 ao_panic(AO_PANIC_IRQ);
 478 #endif
 479 }
 480
 481 #if HAS_TASK
 482 static inline void
 483 ao_arch_init_stack(struct ao_task *task, uint32_t *sp, void *start)
 484 {
 485         uint32_t        a = (uint32_t) start;
 486         int             i;
 487
 488         /* Return address (goes into LR) */
 489         ARM_PUSH32(sp, a);
 490
 491         /* Clear register values r0-r12 */
 492         i = 13;
 493         while (i--)
 494                 ARM_PUSH32(sp, 0);
 495
 496         /* APSR */
 497         ARM_PUSH32(sp, 0);
 498
 499         /* BASEPRI with interrupts enabled */
 500         ARM_PUSH32(sp, 0);
 501
 502         task->sp32 = sp;
 503 }
 504
 505 static inline void ao_arch_save_regs(void) {
 506         /* Save general registers */
 507         asm("push {r0-r12,lr}\n");
 508
 509         /* Save APSR */
 510         asm("mrs r0,apsr");
 511         asm("push {r0}");
 512
 513 #ifdef AO_NONMASK_INTERRUPTS
 514         /* Save BASEPRI */
 515         asm("mrs r0,basepri");
 516 #else
 517         /* Save PRIMASK */
 518         asm("mrs r0,primask");
 519 #endif
 520         asm("push {r0}");
 521 }
 522
 523 static inline void ao_arch_save_stack(void) {
 524         uint32_t        *sp;
 525         asm("mov %0,sp" : "=&r" (sp) );
 526         ao_cur_task->sp32 = (sp);
 527 }
 528
 529 static inline void ao_arch_restore_stack(void) {
 530         /* Switch stacks */
 531         asm("mov sp, %0" : : "r" (ao_cur_task->sp32) );
 532
 533 #ifdef AO_NONMASK_INTERRUPTS
 534         /* Restore BASEPRI */
 535         asm("pop {r0}");
 536         asm("msr basepri,r0");
 537 #else
 538         /* Restore PRIMASK */
 539         asm("pop {r0}");
 540         asm("msr primask,r0");
 541 #endif
 542
 543         /* Restore APSR */
 544         asm("pop {r0}");
 545         asm("msr apsr_nczvq,r0");
 546
 547         /* Restore general registers */
 548         asm("pop {r0-r12,lr}\n");
 549
 550         /* Return to calling function */
 551         asm("bx lr");
 552 }
 553
 554 #ifndef HAS_SAMPLE_PROFILE
 555 #define HAS_SAMPLE_PROFILE 0
 556 #endif
 557
 558 #if DEBUG
 559 #define HAS_ARCH_VALIDATE_CUR_STACK     1
 560
 561 static inline void
 562 ao_validate_cur_stack(void)
 563 {
 564         uint8_t         *psp;
 565
 566         asm("mrs %0,psp" : "=&r" (psp));
 567         if (ao_cur_task &&
 568             (psp <= ao_cur_task->stack8 ||
 569              psp >= ao_cur_task->stack8 + AO_STACK_SIZE))
 570                 ao_panic(AO_PANIC_STACK);
 571 }
 572 #endif
 573
 574 #if !HAS_SAMPLE_PROFILE
 575 #define HAS_ARCH_START_SCHEDULER        1
 576
 577 static inline void ao_arch_start_scheduler(void) {
 578         uint32_t        sp;
 579         uint32_t        control;
 580
 581         asm("mrs %0,msp" : "=&r" (sp));
 582         asm("msr psp,%0" : : "r" (sp));
 583         asm("mrs %0,control" : "=r" (control));
 584         control |= (1 << 1);
 585         asm("msr control,%0" : : "r" (control));
 586         asm("isb");
 587 }
 588 #endif
 589
 590 #define ao_arch_isr_stack()
 591
 592 #endif
 593
 594 static inline void
 595 ao_arch_wait_interrupt(void) {
 596 #ifdef AO_NONMASK_INTERRUPTS
 597         asm(
 598             "dsb\n"                     /* Serialize data */
 599             "isb\n"                     /* Serialize instructions */
 600             "cpsid i\n"                 /* Block all interrupts */
 601             "msr basepri,%0\n"          /* Allow all interrupts through basepri */
 602             "wfi\n"                     /* Wait for an interrupt */
 603             "cpsie i\n"                 /* Allow all interrupts */
 604             "msr basepri,%1\n"          /* Block interrupts through basepri */
 605             : : "r" (0), "r" (AO_STM_NVIC_BASEPRI_MASK));
 606 #else
 607         asm("\twfi\n");
 608         ao_arch_release_interrupts();
 609         ao_arch_block_interrupts();
 610 #endif
 611 }
 612
 613 #define ao_arch_critical(b) do {                        \
 614                 uint32_t __mask = ao_arch_irqsave();    \
 615                 do { b } while (0);                     \
 616                 ao_arch_irqrestore(__mask);             \
 617         } while (0)
 618
 619 void start(void);
 620
 621 #endif /* _AO_ARCH_FUNCS_H_ */