git.gag.com Git - fw/altos/blob - src/stm/ao_arch_funcs.h

   1 /*
   2  * Copyright © 2012 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but
  10  * WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  12  * General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along
  15  * with this program; if not, write to the Free Software Foundation, Inc.,
  16  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  17  */
  18
  19 #ifndef _AO_ARCH_FUNCS_H_
  20 #define _AO_ARCH_FUNCS_H_
  21
  22 /* ao_spi_stm.c
  23  */
  24
  25 /* PCLK is set to 16MHz (HCLK 32MHz, APB prescaler 2) */
  26
  27 #define AO_SPI_SPEED_8MHz       STM_SPI_CR1_BR_PCLK_2
  28 #define AO_SPI_SPEED_4MHz       STM_SPI_CR1_BR_PCLK_4
  29 #define AO_SPI_SPEED_2MHz       STM_SPI_CR1_BR_PCLK_8
  30 #define AO_SPI_SPEED_1MHz       STM_SPI_CR1_BR_PCLK_16
  31 #define AO_SPI_SPEED_500kHz     STM_SPI_CR1_BR_PCLK_32
  32 #define AO_SPI_SPEED_250kHz     STM_SPI_CR1_BR_PCLK_64
  33 #define AO_SPI_SPEED_125kHz     STM_SPI_CR1_BR_PCLK_128
  34 #define AO_SPI_SPEED_62500Hz    STM_SPI_CR1_BR_PCLK_256
  35
  36 #define AO_SPI_SPEED_FAST       AO_SPI_SPEED_8MHz
  37
  38 /* Companion bus wants something no faster than 200kHz */
  39
  40 #define AO_SPI_SPEED_200kHz     AO_SPI_SPEED_125kHz
  41
  42 #define AO_SPI_CONFIG_1         0x00
  43 #define AO_SPI_1_CONFIG_PA5_PA6_PA7     AO_SPI_CONFIG_1
  44 #define AO_SPI_2_CONFIG_PB13_PB14_PB15  AO_SPI_CONFIG_1
  45
  46 #define AO_SPI_CONFIG_2         0x04
  47 #define AO_SPI_1_CONFIG_PB3_PB4_PB5     AO_SPI_CONFIG_2
  48 #define AO_SPI_2_CONFIG_PD1_PD3_PD4     AO_SPI_CONFIG_2
  49
  50 #define AO_SPI_CONFIG_3         0x08
  51 #define AO_SPI_1_CONFIG_PE13_PE14_PE15  AO_SPI_CONFIG_3
  52
  53 #define AO_SPI_CONFIG_NONE      0x0c
  54
  55 #define AO_SPI_INDEX_MASK       0x01
  56 #define AO_SPI_CONFIG_MASK      0x0c
  57
  58 #define AO_SPI_1_PA5_PA6_PA7    (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PA5_PA6_PA7)
  59 #define AO_SPI_1_PB3_PB4_PB5    (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PB3_PB4_PB5)
  60 #define AO_SPI_1_PE13_PE14_PE15 (STM_SPI_INDEX(1) | AO_SPI_1_CONFIG_PE13_PE14_PE15)
  61
  62 #define AO_SPI_2_PB13_PB14_PB15 (STM_SPI_INDEX(2) | AO_SPI_2_CONFIG_PB13_PB14_PB15)
  63 #define AO_SPI_2_PD1_PD3_PD4    (STM_SPI_INDEX(2) | AO_SPI_2_CONFIG_PD1_PD3_PD4)
  64
  65 #define AO_SPI_INDEX(id)        ((id) & AO_SPI_INDEX_MASK)
  66 #define AO_SPI_CONFIG(id)       ((id) & AO_SPI_CONFIG_MASK)
  67
  68 uint8_t
  69 ao_spi_try_get(uint8_t spi_index, uint32_t speed, uint8_t task_id);
  70
  71 void
  72 ao_spi_get(uint8_t spi_index, uint32_t speed);
  73
  74 void
  75 ao_spi_put(uint8_t spi_index);
  76
  77 void
  78 ao_spi_send(const void *block, uint16_t len, uint8_t spi_index);
  79
  80 void
  81 ao_spi_send_fixed(uint8_t value, uint16_t len, uint8_t spi_index);
  82
  83 void
  84 ao_spi_send_sync(const void *block, uint16_t len, uint8_t spi_index);
  85
  86 void
  87 ao_spi_start_bytes(uint8_t spi_index);
  88
  89 void
  90 ao_spi_stop_bytes(uint8_t spi_index);
  91
  92 static inline void
  93 ao_spi_send_byte(uint8_t byte, uint8_t spi_index)
  94 {
  95         struct stm_spi  *stm_spi;
  96
  97         switch (AO_SPI_INDEX(spi_index)) {
  98         case 0:
  99                 stm_spi = &stm_spi1;
 100                 break;
 101         case 1:
 102                 stm_spi = &stm_spi2;
 103                 break;
 104         }
 105
 106         while (!(stm_spi->sr & (1 << STM_SPI_SR_TXE)))
 107                 ;
 108         stm_spi->dr = byte;
 109         while (!(stm_spi->sr & (1 << STM_SPI_SR_RXNE)))
 110                 ;
 111         (void) stm_spi->dr;
 112 }
 113
 114 static inline uint8_t
 115 ao_spi_recv_byte(uint8_t spi_index)
 116 {
 117         struct stm_spi  *stm_spi;
 118
 119         switch (AO_SPI_INDEX(spi_index)) {
 120         case 0:
 121                 stm_spi = &stm_spi1;
 122                 break;
 123         case 1:
 124                 stm_spi = &stm_spi2;
 125                 break;
 126         }
 127
 128         while (!(stm_spi->sr & (1 << STM_SPI_SR_TXE)))
 129                 ;
 130         stm_spi->dr = 0xff;
 131         while (!(stm_spi->sr & (1 << STM_SPI_SR_RXNE)))
 132                 ;
 133         return stm_spi->dr;
 134 }
 135
 136 void
 137 ao_spi_recv(void *block, uint16_t len, uint8_t spi_index);
 138
 139 void
 140 ao_spi_duplex(const void *out, void *in, uint16_t len, uint8_t spi_index);
 141
 142 extern uint16_t ao_spi_speed[STM_NUM_SPI];
 143
 144 void
 145 ao_spi_init(void);
 146
 147 #define ao_spi_set_cs(reg,mask) ((reg)->bsrr = ((uint32_t) (mask)) << 16)
 148 #define ao_spi_clr_cs(reg,mask) ((reg)->bsrr = (mask))
 149
 150 #define ao_spi_get_mask(reg,mask,bus, speed) do {               \
 151                 ao_spi_get(bus, speed);                         \
 152                 ao_spi_set_cs(reg,mask);                        \
 153         } while (0)
 154
 155 static inline uint8_t
 156 ao_spi_try_get_mask(struct stm_gpio *reg, uint16_t mask, uint8_t bus, uint32_t speed, uint8_t task_id)
 157 {
 158         if (!ao_spi_try_get(bus, speed, task_id))
 159                 return 0;
 160         ao_spi_set_cs(reg, mask);
 161         return 1;
 162 }
 163
 164 #define ao_spi_put_mask(reg,mask,bus) do {      \
 165                 ao_spi_clr_cs(reg,mask);        \
 166                 ao_spi_put(bus);                \
 167         } while (0)
 168
 169 #define ao_spi_get_bit(reg,bit,pin,bus,speed) ao_spi_get_mask(reg,(1<<bit),bus,speed)
 170 #define ao_spi_put_bit(reg,bit,pin,bus) ao_spi_put_mask(reg,(1<<bit),bus)
 171
 172 #define ao_enable_port(port) do {                                       \
 173                 if ((port) == &stm_gpioa)                               \
 174                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOAEN); \
 175                 else if ((port) == &stm_gpiob)                          \
 176                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOBEN); \
 177                 else if ((port) == &stm_gpioc)                          \
 178                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOCEN); \
 179                 else if ((port) == &stm_gpiod)                          \
 180                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIODEN); \
 181                 else if ((port) == &stm_gpioe)                          \
 182                         stm_rcc.ahbenr |= (1 << STM_RCC_AHBENR_GPIOEEN); \
 183         } while (0)
 184
 185 #define ao_disable_port(port) do {                                      \
 186                 if ((port) == &stm_gpioa)                               \
 187                         stm_rcc.ahbenr &= ~(1 << STM_RCC_AHBENR_GPIOAEN); \
 188                 else if ((port) == &stm_gpiob)                          \
 189                         stm_rcc.ahbenr &= ~(1 << STM_RCC_AHBENR_GPIOBEN); \
 190                 else if ((port) == &stm_gpioc)                          \
 191                         stm_rcc.ahbenr &= ~(1 << STM_RCC_AHBENR_GPIOCEN); \
 192                 else if ((port) == &stm_gpiod)                          \
 193                         stm_rcc.ahbenr &= ~(1 << STM_RCC_AHBENR_GPIODEN); \
 194                 else if ((port) == &stm_gpioe)                          \
 195                         stm_rcc.ahbenr &= ~(1 << STM_RCC_AHBENR_GPIOEEN); \
 196         } while (0)
 197
 198
 199 #define ao_gpio_set(port, bit, pin, v) stm_gpio_set(port, bit, v)
 200
 201 #define ao_gpio_get(port, bit, pin) stm_gpio_get(port, bit)
 202
 203 #define ao_gpio_set_bits(port, bits) stm_gpio_set_bits(port, bits)
 204
 205 #define ao_gpio_set_mask(port, bits, mask) stm_gpio_set_mask(port, bits, mask)
 206
 207 #define ao_gpio_clr_bits(port, bits) stm_gpio_clr_bits(port, bits);
 208
 209 #define ao_gpio_get_all(port) stm_gpio_get_all(port)
 210
 211 #define ao_enable_output(port,bit,pin,v) do {                   \
 212                 ao_enable_port(port);                           \
 213                 ao_gpio_set(port, bit, pin, v);                 \
 214                 stm_moder_set(port, bit, STM_MODER_OUTPUT);\
 215         } while (0)
 216
 217 #define AO_OUTPUT_PUSH_PULL     STM_OTYPER_PUSH_PULL
 218 #define AO_OUTPUT_OPEN_DRAIN    STM_OTYPER_OPEN_DRAIN
 219
 220 #define ao_gpio_set_output_mode(port,bit,pin,mode) \
 221         stm_otyper_set(port, pin, mode)
 222
 223 #define ao_gpio_set_mode(port,bit,mode) do {                            \
 224                 if (mode == AO_EXTI_MODE_PULL_UP)                       \
 225                         stm_pupdr_set(port, bit, STM_PUPDR_PULL_UP);    \
 226                 else if (mode == AO_EXTI_MODE_PULL_DOWN)                \
 227                         stm_pupdr_set(port, bit, STM_PUPDR_PULL_DOWN);  \
 228                 else                                                    \
 229                         stm_pupdr_set(port, bit, STM_PUPDR_NONE);       \
 230         } while (0)
 231
 232 #define ao_enable_input(port,bit,mode) do {                             \
 233                 ao_enable_port(port);                                   \
 234                 stm_moder_set(port, bit, STM_MODER_INPUT);              \
 235                 ao_gpio_set_mode(port, bit, mode);                      \
 236         } while (0)
 237
 238 #define ao_enable_cs(port,bit) do {                             \
 239                 stm_gpio_set((port), bit, 1);                   \
 240                 stm_moder_set((port), bit, STM_MODER_OUTPUT);   \
 241         } while (0)
 242
 243 #define ao_spi_init_cs(port, mask) do {                         \
 244                 ao_enable_port(port);                           \
 245                 if ((mask) & 0x0001) ao_enable_cs(port, 0);     \
 246                 if ((mask) & 0x0002) ao_enable_cs(port, 1);     \
 247                 if ((mask) & 0x0004) ao_enable_cs(port, 2);     \
 248                 if ((mask) & 0x0008) ao_enable_cs(port, 3);     \
 249                 if ((mask) & 0x0010) ao_enable_cs(port, 4);     \
 250                 if ((mask) & 0x0020) ao_enable_cs(port, 5);     \
 251                 if ((mask) & 0x0040) ao_enable_cs(port, 6);     \
 252                 if ((mask) & 0x0080) ao_enable_cs(port, 7);     \
 253                 if ((mask) & 0x0100) ao_enable_cs(port, 8);     \
 254                 if ((mask) & 0x0200) ao_enable_cs(port, 9);     \
 255                 if ((mask) & 0x0400) ao_enable_cs(port, 10);\
 256                 if ((mask) & 0x0800) ao_enable_cs(port, 11);\
 257                 if ((mask) & 0x1000) ao_enable_cs(port, 12);\
 258                 if ((mask) & 0x2000) ao_enable_cs(port, 13);\
 259                 if ((mask) & 0x4000) ao_enable_cs(port, 14);\
 260                 if ((mask) & 0x8000) ao_enable_cs(port, 15);\
 261         } while (0)
 262
 263 /* ao_dma_stm.c
 264  */
 265
 266 extern uint8_t ao_dma_done[STM_NUM_DMA];
 267
 268 void
 269 ao_dma_set_transfer(uint8_t             index,
 270                     volatile void       *peripheral,
 271                     void                *memory,
 272                     uint16_t            count,
 273                     uint32_t            ccr);
 274
 275 void
 276 ao_dma_set_isr(uint8_t index, void (*isr)(int index));
 277
 278 void
 279 ao_dma_start(uint8_t index);
 280
 281 void
 282 ao_dma_done_transfer(uint8_t index);
 283
 284 void
 285 ao_dma_alloc(uint8_t index);
 286
 287 void
 288 ao_dma_init(void);
 289
 290 /* ao_i2c_stm.c */
 291
 292 void
 293 ao_i2c_get(uint8_t i2c_index);
 294
 295 uint8_t
 296 ao_i2c_start(uint8_t i2c_index, uint16_t address);
 297
 298 void
 299 ao_i2c_put(uint8_t i2c_index);
 300
 301 uint8_t
 302 ao_i2c_send(void *block, uint16_t len, uint8_t i2c_index, uint8_t stop);
 303
 304 uint8_t
 305 ao_i2c_recv(void *block, uint16_t len, uint8_t i2c_index, uint8_t stop);
 306
 307 void
 308 ao_i2c_init(void);
 309
 310 #if USE_SERIAL_1_SW_FLOW || USE_SERIAL_2_SW_FLOW || USE_SERIAL_3_SW_FLOW
 311 #define HAS_SERIAL_SW_FLOW 1
 312 #else
 313 #define HAS_SERIAL_SW_FLOW 0
 314 #endif
 315
 316 #if USE_SERIAL_1_FLOW && !USE_SERIAL_1_SW_FLOW || USE_SERIAL_2_FLOW && !USE_SERIAL_2_SW_FLOW || USE_SERIAL_3_FLOW && !USE_SERIAL_3_SW_FLOW
 317 #define HAS_SERIAL_HW_FLOW 1
 318 #else
 319 #define HAS_SERIAL_HW_FLOW 0
 320 #endif
 321
 322 /* ao_serial_stm.c */
 323 struct ao_stm_usart {
 324         struct ao_fifo          rx_fifo;
 325         struct ao_fifo          tx_fifo;
 326         struct stm_usart        *reg;
 327         uint8_t                 tx_running;
 328         uint8_t                 draining;
 329 #if HAS_SERIAL_SW_FLOW
 330         /* RTS - 0 if we have FIFO space, 1 if not
 331          * CTS - 0 if we can send, 0 if not
 332          */
 333         struct stm_gpio         *gpio_rts;
 334         struct stm_gpio         *gpio_cts;
 335         uint8_t                 pin_rts;
 336         uint8_t                 pin_cts;
 337         uint8_t                 rts;
 338 #endif
 339 };
 340
 341 #if HAS_SERIAL_1
 342 extern struct ao_stm_usart      ao_stm_usart1;
 343 #endif
 344
 345 #if HAS_SERIAL_2
 346 extern struct ao_stm_usart      ao_stm_usart2;
 347 #endif
 348
 349 #if HAS_SERIAL_3
 350 extern struct ao_stm_usart      ao_stm_usart3;
 351 #endif
 352
 353 #define ARM_PUSH32(stack, val)  (*(--(stack)) = (val))
 354
 355 typedef uint32_t        ao_arch_irq_t;
 356
 357 static inline void
 358 ao_arch_block_interrupts(void) {
 359 #ifdef AO_NONMASK_INTERRUPTS
 360         asm("msr basepri,%0" : : "r" (AO_STM_NVIC_BASEPRI_MASK));
 361 #else
 362         asm("cpsid i");
 363 #endif
 364 }
 365
 366 static inline void
 367 ao_arch_release_interrupts(void) {
 368 #ifdef AO_NONMASK_INTERRUPTS
 369         asm("msr basepri,%0" : : "r" (0x0));
 370 #else
 371         asm("cpsie i");
 372 #endif
 373 }
 374
 375 static inline uint32_t
 376 ao_arch_irqsave(void) {
 377         uint32_t        val;
 378 #ifdef AO_NONMASK_INTERRUPTS
 379         asm("mrs %0,basepri" : "=r" (val));
 380 #else
 381         asm("mrs %0,primask" : "=r" (val));
 382 #endif
 383         ao_arch_block_interrupts();
 384         return val;
 385 }
 386
 387 static inline void
 388 ao_arch_irqrestore(uint32_t basepri) {
 389 #ifdef AO_NONMASK_INTERRUPTS
 390         asm("msr basepri,%0" : : "r" (basepri));
 391 #else
 392         asm("msr primask,%0" : : "r" (basepri));
 393 #endif
 394 }
 395
 396 static inline void
 397 ao_arch_memory_barrier() {
 398         asm volatile("" ::: "memory");
 399 }
 400
 401 static inline void
 402 ao_arch_irq_check(void) {
 403 #ifdef AO_NONMASK_INTERRUPTS
 404         uint32_t        basepri;
 405         asm("mrs %0,basepri" : "=r" (basepri));
 406         if (basepri == 0)
 407                 ao_panic(AO_PANIC_IRQ);
 408 #else
 409         uint32_t        primask;
 410         asm("mrs %0,primask" : "=r" (primask));
 411         if ((primask & 1) == 0)
 412                 ao_panic(AO_PANIC_IRQ);
 413 #endif
 414 }
 415
 416 #if HAS_TASK
 417 static inline void
 418 ao_arch_init_stack(struct ao_task *task, void *start)
 419 {
 420         uint32_t        *sp = (uint32_t *) ((void*) task->stack + AO_STACK_SIZE);
 421         uint32_t        a = (uint32_t) start;
 422         int             i;
 423
 424         /* Return address (goes into LR) */
 425         ARM_PUSH32(sp, a);
 426
 427         /* Clear register values r0-r12 */
 428         i = 13;
 429         while (i--)
 430                 ARM_PUSH32(sp, 0);
 431
 432         /* APSR */
 433         ARM_PUSH32(sp, 0);
 434
 435         /* BASEPRI with interrupts enabled */
 436         ARM_PUSH32(sp, 0);
 437
 438         task->sp = sp;
 439 }
 440
 441 static inline void ao_arch_save_regs(void) {
 442         /* Save general registers */
 443         asm("push {r0-r12,lr}\n");
 444
 445         /* Save APSR */
 446         asm("mrs r0,apsr");
 447         asm("push {r0}");
 448
 449 #ifdef AO_NONMASK_INTERRUPTS
 450         /* Save BASEPRI */
 451         asm("mrs r0,basepri");
 452 #else
 453         /* Save PRIMASK */
 454         asm("mrs r0,primask");
 455 #endif
 456         asm("push {r0}");
 457 }
 458
 459 static inline void ao_arch_save_stack(void) {
 460         uint32_t        *sp;
 461         asm("mov %0,sp" : "=&r" (sp) );
 462         ao_cur_task->sp = (sp);
 463 }
 464
 465 static inline void ao_arch_restore_stack(void) {
 466         /* Switch stacks */
 467         asm("mov sp, %0" : : "r" (ao_cur_task->sp) );
 468
 469 #ifdef AO_NONMASK_INTERRUPTS
 470         /* Restore BASEPRI */
 471         asm("pop {r0}");
 472         asm("msr basepri,r0");
 473 #else
 474         /* Restore PRIMASK */
 475         asm("pop {r0}");
 476         asm("msr primask,r0");
 477 #endif
 478
 479         /* Restore APSR */
 480         asm("pop {r0}");
 481         asm("msr apsr_nczvq,r0");
 482
 483         /* Restore general registers */
 484         asm("pop {r0-r12,lr}\n");
 485
 486         /* Return to calling function */
 487         asm("bx lr");
 488 }
 489
 490 #ifndef HAS_SAMPLE_PROFILE
 491 #define HAS_SAMPLE_PROFILE 0
 492 #endif
 493
 494 #if DEBUG
 495 #define HAS_ARCH_VALIDATE_CUR_STACK     1
 496
 497 static inline void
 498 ao_validate_cur_stack(void)
 499 {
 500         uint8_t         *psp;
 501
 502         asm("mrs %0,psp" : "=&r" (psp));
 503         if (ao_cur_task &&
 504             psp <= ao_cur_task->stack &&
 505             psp >= ao_cur_task->stack - 256)
 506                 ao_panic(AO_PANIC_STACK);
 507 }
 508 #endif
 509
 510 #if !HAS_SAMPLE_PROFILE
 511 #define HAS_ARCH_START_SCHEDULER        1
 512
 513 static inline void ao_arch_start_scheduler(void) {
 514         uint32_t        sp;
 515         uint32_t        control;
 516
 517         asm("mrs %0,msp" : "=&r" (sp));
 518         asm("msr psp,%0" : : "r" (sp));
 519         asm("mrs %0,control" : "=r" (control));
 520         control |= (1 << 1);
 521         asm("msr control,%0" : : "r" (control));
 522         asm("isb");
 523 }
 524 #endif
 525
 526 #define ao_arch_isr_stack()
 527
 528 #endif
 529
 530 static inline void
 531 ao_arch_wait_interrupt(void) {
 532 #ifdef AO_NONMASK_INTERRUPTS
 533         asm(
 534             "dsb\n"                     /* Serialize data */
 535             "isb\n"                     /* Serialize instructions */
 536             "cpsid i\n"                 /* Block all interrupts */
 537             "msr basepri,%0\n"          /* Allow all interrupts through basepri */
 538             "wfi\n"                     /* Wait for an interrupt */
 539             "cpsie i\n"                 /* Allow all interrupts */
 540             "msr basepri,%1\n"          /* Block interrupts through basepri */
 541             : : "r" (0), "r" (AO_STM_NVIC_BASEPRI_MASK));
 542 #else
 543         asm("\twfi\n");
 544         ao_arch_release_interrupts();
 545         ao_arch_block_interrupts();
 546 #endif
 547 }
 548
 549 #define ao_arch_critical(b) do {                        \
 550                 uint32_t __mask = ao_arch_irqsave();    \
 551                 do { b } while (0);                     \
 552                 ao_arch_irqrestore(__mask);             \
 553         } while (0)
 554
 555 #endif /* _AO_ARCH_FUNCS_H_ */