git.gag.com Git - fw/altos/blob - src/stm/altos.ld

   1 /*
   2  * Copyright © 2012 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; version 2 of the License.
   7  *
   8  * This program is distributed in the hope that it will be useful, but
   9  * WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  11  * General Public License for more details.
  12  *
  13  * You should have received a copy of the GNU General Public License along
  14  * with this program; if not, write to the Free Software Foundation, Inc.,
  15  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  16  */
  17
  18 MEMORY {
  19         rom (rx) : ORIGIN = 0x08000000, LENGTH = 128K
  20         ram (!w) : ORIGIN = 0x20000000, LENGTH = 15872
  21         stack (!w) : ORIGIN = 0x20003e00, LENGTH = 512
  22 }
  23
  24 INCLUDE registers.ld
  25
  26 EXTERN (stm_interrupt_vector)
  27
  28 SECTIONS {
  29         /*
  30          * Rom contents
  31          */
  32
  33         .text ORIGIN(rom) : {
  34                 __text_start__ = .;
  35                 *(.interrupt)   /* Interrupt vectors */
  36
  37                 . = ORIGIN(rom) + 0x100;
  38
  39                 ao_romconfig.o(.romconfig*)
  40                 ao_product.o(.romconfig*)
  41
  42                 *(.text*)       /* Executable code */
  43                 *(.rodata*)     /* Constants */
  44
  45         } > rom
  46
  47         .ARM.exidx : {
  48                 *(.ARM.exidx* .gnu.linkonce.armexidx.*)
  49                 __text_end__ = .;
  50         } > rom
  51
  52         /* Data -- relocated to RAM, but written to ROM
  53          */
  54         .data ORIGIN(ram) : AT (ADDR(.ARM.exidx) + SIZEOF (.ARM.exidx)) {
  55                 __data_start__ = .;
  56                 *(.data)        /* initialized data */
  57                 __data_end__ = .;
  58                 __bss_start__ = .;
  59         } >ram
  60
  61         .bss : {
  62                 *(.bss)
  63                 *(COMMON)
  64                 __bss_end__ = .;
  65         } >ram
  66
  67         PROVIDE(end = .);
  68
  69         PROVIDE(__stack__ = ORIGIN(stack) + LENGTH(stack));
  70 }
  71
  72 ENTRY(start);
  73
  74