Add 3.3V regulator and USB cable connector
[hw/mppogo] / mppogo.sch
1 v 20110115 2
2 C 40000 40000 0 0 0 title-B.sym
3 C 43500 45200 1 0 0 header6-2.sym
4 {
5 T 43500 46800 5 10 0 1 0 0 1
6 device=HEADER6
7 T 44100 46500 5 10 1 1 0 0 1
8 refdes=J1
9 T 43500 45200 5 10 0 0 0 0 1
10 footprint=header-6-2
11 }
12 C 47400 47100 1 180 0 terminal-1.sym
13 {
14 T 47090 46350 5 10 0 0 180 0 1
15 device=terminal
16 T 47090 46500 5 10 0 0 180 0 1
17 footprint=pogo-pin-25
18 T 47150 47050 5 10 1 1 180 6 1
19 refdes=T1
20 }
21 C 47400 46600 1 180 0 terminal-1.sym
22 {
23 T 47090 45850 5 10 0 0 180 0 1
24 device=terminal
25 T 47090 46000 5 10 0 0 180 0 1
26 footprint=pogo-pin-25
27 T 47150 46550 5 10 1 1 180 6 1
28 refdes=T2
29 }
30 C 47400 46100 1 180 0 terminal-1.sym
31 {
32 T 47090 45350 5 10 0 0 180 0 1
33 device=terminal
34 T 47090 45500 5 10 0 0 180 0 1
35 footprint=pogo-pin-25
36 T 47150 46050 5 10 1 1 180 6 1
37 refdes=T3
38 }
39 C 47400 45600 1 180 0 terminal-1.sym
40 {
41 T 47090 44850 5 10 0 0 180 0 1
42 device=terminal
43 T 47090 45000 5 10 0 0 180 0 1
44 footprint=pogo-pin-25
45 T 47150 45550 5 10 1 1 180 6 1
46 refdes=T4
47 }
48 C 47400 45100 1 180 0 terminal-1.sym
49 {
50 T 47090 44350 5 10 0 0 180 0 1
51 device=terminal
52 T 47090 44500 5 10 0 0 180 0 1
53 footprint=pogo-pin-25
54 T 47150 45050 5 10 1 1 180 6 1
55 refdes=T5
56 }
57 C 47400 44600 1 180 0 terminal-1.sym
58 {
59 T 47090 43850 5 10 0 0 180 0 1
60 device=terminal
61 T 47090 44000 5 10 0 0 180 0 1
62 footprint=pogo-pin-25
63 T 47150 44550 5 10 1 1 180 6 1
64 refdes=T6
65 }
66 N 43500 46200 43500 47000 4
67 N 43500 47000 46500 47000 4
68 {
69 T 46250 47050 5 10 1 1 0 0 1
70 netname=miso
71 }
72 N 46500 46500 44900 46500 4
73 {
74 T 46250 46550 5 10 1 1 0 0 1
75 netname=+3.3V
76 }
77 N 44900 46500 44900 46200 4
78 N 44900 45400 45000 45400 4
79 N 45000 45400 45000 44500 4
80 N 45000 44500 46500 44500 4
81 {
82 T 46250 44600 5 10 1 1 0 0 1
83 netname=gnd
84 }
85 N 43500 45800 43000 45800 4
86 N 43000 45800 43000 47500 4
87 N 43000 47500 46000 47500 4
88 N 46000 46000 46000 47500 4
89 N 46000 46000 46500 46000 4
90 {
91 T 46250 46050 5 10 1 1 0 0 1
92 netname=clk
93 }
94 N 44900 45800 45500 45800 4
95 N 45500 45800 45500 45500 4
96 N 45500 45500 46500 45500 4
97 {
98 T 46250 45550 5 10 1 1 0 0 1
99 netname=mosi
100 }
101 N 43500 45400 43500 45000 4
102 N 43500 45000 46500 45000 4
103 {
104 T 46250 45050 5 10 1 1 0 0 1
105 netname=\_reset\_
106 }
107 C 42300 48200 1 0 0 hole-1.sym
108 {
109 T 42300 48200 5 10 0 1 0 0 1
110 device=HOLE
111 T 42500 48800 5 10 1 1 0 4 1
112 refdes=H1
113 T 42300 48200 5 10 0 0 0 0 1
114 footprint=hole-200
115 }
116 C 47800 48200 1 0 0 hole-1.sym
117 {
118 T 47800 48200 5 10 0 1 0 0 1
119 device=HOLE
120 T 48000 48800 5 10 1 1 0 4 1
121 refdes=H3
122 T 47800 48200 5 10 0 0 0 0 1
123 footprint=hole-200
124 }
125 C 47800 45700 1 0 0 hole-1.sym
126 {
127 T 47800 45700 5 10 0 1 0 0 1
128 device=HOLE
129 T 48000 46300 5 10 1 1 0 4 1
130 refdes=H4
131 T 47800 45700 5 10 0 0 0 0 1
132 footprint=hole-200
133 }
134 C 42300 45700 1 0 0 hole-1.sym
135 {
136 T 42300 45700 5 10 0 1 0 0 1
137 device=HOLE
138 T 42500 46300 5 10 1 1 0 4 1
139 refdes=H2
140 T 42300 45700 5 10 0 0 0 0 1
141 footprint=hole-200
142 }
143 C 41800 49200 1 0 0 hole-1.sym
144 {
145 T 41800 49200 5 10 0 1 0 0 1
146 device=HOLE
147 T 42000 49800 5 10 1 1 0 4 1
148 refdes=H5
149 T 41800 49200 5 10 0 0 0 0 1
150 footprint=hole-M3
151 }
152 C 48800 49200 1 0 0 hole-1.sym
153 {
154 T 48800 49200 5 10 0 1 0 0 1
155 device=HOLE
156 T 49000 49800 5 10 1 1 0 4 1
157 refdes=H7
158 T 48800 49200 5 10 0 0 0 0 1
159 footprint=hole-M3
160 }
161 C 48800 44700 1 0 0 hole-1.sym
162 {
163 T 48800 44700 5 10 0 1 0 0 1
164 device=HOLE
165 T 49000 45300 5 10 1 1 0 4 1
166 refdes=H8
167 T 48800 44700 5 10 0 0 0 0 1
168 footprint=hole-M3
169 }
170 C 41300 44700 1 0 0 hole-1.sym
171 {
172 T 41300 44700 5 10 0 1 0 0 1
173 device=HOLE
174 T 41500 45300 5 10 1 1 0 4 1
175 refdes=H6
176 T 41300 44700 5 10 0 0 0 0 1
177 footprint=hole-M3
178 }
179 C 41800 48800 1 0 0 nc-bottom-1.sym
180 {
181 T 41800 49400 5 10 0 0 0 0 1
182 value=NoConnection
183 T 41800 49800 5 10 0 0 0 0 1
184 device=DRC_Directive
185 }
186 C 42300 47800 1 0 0 nc-bottom-1.sym
187 {
188 T 42300 48400 5 10 0 0 0 0 1
189 value=NoConnection
190 T 42300 48800 5 10 0 0 0 0 1
191 device=DRC_Directive
192 }
193 C 47800 47800 1 0 0 nc-bottom-1.sym
194 {
195 T 47800 48400 5 10 0 0 0 0 1
196 value=NoConnection
197 T 47800 48800 5 10 0 0 0 0 1
198 device=DRC_Directive
199 }
200 C 48800 48800 1 0 0 nc-bottom-1.sym
201 {
202 T 48800 49400 5 10 0 0 0 0 1
203 value=NoConnection
204 T 48800 49800 5 10 0 0 0 0 1
205 device=DRC_Directive
206 }
207 C 48800 44300 1 0 0 nc-bottom-1.sym
208 {
209 T 48800 44900 5 10 0 0 0 0 1
210 value=NoConnection
211 T 48800 45300 5 10 0 0 0 0 1
212 device=DRC_Directive
213 }
214 C 47800 45300 1 0 0 nc-bottom-1.sym
215 {
216 T 47800 45900 5 10 0 0 0 0 1
217 value=NoConnection
218 T 47800 46300 5 10 0 0 0 0 1
219 device=DRC_Directive
220 }
221 C 42300 45300 1 0 0 nc-bottom-1.sym
222 {
223 T 42300 45900 5 10 0 0 0 0 1
224 value=NoConnection
225 T 42300 46300 5 10 0 0 0 0 1
226 device=DRC_Directive
227 }
228 C 41300 44300 1 0 0 nc-bottom-1.sym
229 {
230 T 41300 44900 5 10 0 0 0 0 1
231 value=NoConnection
232 T 41300 45300 5 10 0 0 0 0 1
233 device=DRC_Directive
234 }
235 C 42700 41200 1 0 1 miniUSB.sym
236 {
237 T 42405 43600 5 10 1 1 0 6 1
238 refdes=J2
239 T 42345 41595 5 10 0 1 0 6 1
240 footprint=usbcable
241 }
242 C 44000 42500 1 0 0 LC78Lxx.sym
243 {
244 T 44295 43495 5 10 1 1 0 0 1
245 refdes=U1
246 T 44895 43495 5 10 1 1 0 0 1
247 value=L78Lxx
248 T 43995 42495 5 10 0 1 0 0 1
249 device=IC
250 T 44895 43495 5 10 0 1 0 0 1
251 footprint=TO92
252 }
253 C 43700 42300 1 90 0 capacitor-1.sym
254 {
255 T 43000 42500 5 10 0 0 90 0 1
256 device=CAPACITOR
257 T 43600 42900 5 10 1 1 0 0 1
258 refdes=C1
259 T 42800 42500 5 10 0 0 90 0 1
260 symversion=0.1
261 T 43600 42500 5 10 1 1 0 0 1
262 value=0.33uF
263 T 43700 42300 5 10 0 1 0 0 1
264 footprint=CK05_type_Capacitor
265 T 43700 42300 5 10 0 1 0 0 1
266 loadstatus=throughhole
267 T 43700 42300 5 10 0 1 0 0 1
268 vendor=digikey
269 }
270 C 46700 42300 1 90 0 capacitor-1.sym
271 {
272 T 46000 42500 5 10 0 0 90 0 1
273 device=CAPACITOR
274 T 46600 42900 5 10 1 1 0 0 1
275 refdes=C2
276 T 45800 42500 5 10 0 0 90 0 1
277 symversion=0.1
278 T 46700 42300 5 10 0 1 0 0 1
279 vendor=digikey
280 T 46700 42300 5 10 0 1 0 0 1
281 loadstatus=throughhole
282 T 46600 42500 5 10 1 1 0 0 1
283 value=0.1uF
284 T 46700 42300 5 10 0 1 0 0 1
285 footprint=CK05_type_Capacitor
286 }
287 N 42700 43200 44000 43200 4
288 N 46000 43200 47000 43200 4
289 {
290 T 46500 43300 5 10 1 1 0 0 1
291 netname=+3.3V
292 }
293 C 42600 41300 1 0 0 gnd-1.sym
294 N 43500 42300 46500 42300 4
295 N 45000 42500 45000 42300 4
296 C 44900 42000 1 0 0 gnd-1.sym
297 C 42700 42700 1 0 0 nc-right-1.sym
298 {
299 T 42800 43200 5 10 0 0 0 0 1
300 value=NoConnection
301 T 42800 43400 5 10 0 0 0 0 1
302 device=DRC_Directive
303 }
304 C 42700 42300 1 0 0 nc-right-1.sym
305 {
306 T 42800 42800 5 10 0 0 0 0 1
307 value=NoConnection
308 T 42800 43000 5 10 0 0 0 0 1
309 device=DRC_Directive
310 }
311 C 42700 41900 1 0 0 nc-right-1.sym
312 {
313 T 42800 42400 5 10 0 0 0 0 1
314 value=NoConnection
315 T 42800 42600 5 10 0 0 0 0 1
316 device=DRC_Directive
317 }
318 C 46075 44200 1 0 0 gnd-1.sym