git.gag.com Git - hw/cncfpga/blob - packages/NICHICON_WT_CAP_10_10.fp

   1         # max pin width (perpendicular to axis of package) (1/100 mil)
   2         # max pin length (parallel to axis of package) (1/100 mil)
   3         # gap between the pads (1/100 mil)
   4         # package width (1/100 mil)
   5         # package height (1/100 mil)
   6         # component veritcal height off board (1/100 mil)
   7         # pad width and length
   8         # y values for drawing the pad.  The Y center of the pad is 0.5*(PINL + PINS)
   9         # we need a line segment of length PADL - PADW so we have end points:
  10         # 0.5*(PINL + PINS) +/- 0.5*(PADL - PADW)
  11         # width of soldermask relief (5 mil on each side)
  12         # silkscreen width (1/100 mils)
  13         # how much space to leave around the part before the
  14         # silk screen (1/100 mils)
  15         # lower left corner for silk screen (1/100 mil)
  16         # upper right corner for silk screen (1/100 mil)
  17         # how much to notch the corners by in silk to indicate polarity
  18 # Element [SFlags "Desc" "Name" "Value" MX MY TX TY TDir TScale TSFlags]
  19 Element[ "" "Description_nichicon_NICHICON_WT_CAP_10_10" "" "`NICHICON_WT_CAP_10_10'" 0 0 0 0 0 100 ""]
  20 (
  21 # Pad [rX1 rY1 rX2 rY2 Thickness Clearance Mask "Name" "Number" SFlags]
  22 Pad[ 0 -20078 0 -11023 6330 1000 7330 "Plus"  "1" "square"]
  23 Pad[ 0  20078 0  11023 6330 1000 7330 "Minus" "2" "square"]
  24 # Silk screen around package
  25 # ElementLine[ x1 y1 x2 y2 width]
  26 ElementLine[ 21969    21969     4465    21969    1000]
  27 ElementLine[ 21969    21969     21969    -18969 1000]
  28 ElementLine[ 21969    -18969  18969 -21969    1000]
  29 ElementLine[ 18969 -21969     4465    -21969    1000]
  30 ElementLine[ -21969    21969    -4465    21969    1000]
  31 ElementLine[ -21969    21969    -21969    -18969 1000]
  32 ElementLine[ -21969    -18969 -18969 -21969    1000]
  33 ElementLine[ -18969 -21969    -4465    -21969    1000]
  34 )