git.gag.com Git - fw/sdcc/blob - sim/ucsim/z80.src/z80.cc

   1 /*
   2  * Simulator of microcontrollers (z80.cc)
   3  *
   4  * some z80 code base from Karl Bongers karl@turbobit.com
   5  *
   6  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   7  *
   8  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   9  *
  10  */
  11
  12 /* This file is part of microcontroller simulator: ucsim.
  13
  14 UCSIM is free software; you can redistribute it and/or modify
  15 it under the terms of the GNU General Public License as published by
  16 the Free Software Foundation; either version 2 of the License, or
  17 (at your option) any later version.
  18
  19 UCSIM is distributed in the hope that it will be useful,
  20 but WITHOUT ANY WARRANTY; without even the implied warranty of
  21 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22 GNU General Public License for more details.
  23
  24 You should have received a copy of the GNU General Public License
  25 along with UCSIM; see the file COPYING.  If not, write to the Free
  26 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  27 02111-1307, USA. */
  28 /*@1@*/
  29
  30 #include "ddconfig.h"
  31
  32 #include <stdarg.h> /* for va_list */
  33 #include <stdio.h>
  34 #include <stdlib.h>
  35 #include <ctype.h>
  36 #include "i_string.h"
  37
  38 // prj
  39 #include "pobjcl.h"
  40
  41 // sim
  42 #include "simcl.h"
  43
  44 // local
  45 #include "z80cl.h"
  46 #include "glob.h"
  47 #include "regsz80.h"
  48
  49 #define uint32 t_addr
  50 #define uint8 unsigned char
  51
  52 /*******************************************************************/
  53
  54
  55 /*
  56  * Base type of Z80 controllers
  57  */
  58
  59 cl_z80::cl_z80(class cl_sim *asim):
  60   cl_uc(asim)
  61 {
  62   type= CPU_Z80;
  63 }
  64
  65 int
  66 cl_z80::init(void)
  67 {
  68   cl_uc::init(); /* Memories now exist */
  69
  70   rom= address_space(MEM_ROM_ID);
  71 //  ram= mem(MEM_XRAM);
  72   ram= rom;
  73
  74   // zero out ram(this is assumed in regression tests)
  75   for (int i=0x8000; i<0x10000; i++) {
  76     ram->set((t_addr) i, 0);
  77   }
  78
  79   return(0);
  80 }
  81
  82 const char *
  83 cl_z80::id_string(void)
  84 {
  85   return("unspecified Z80");
  86 }
  87
  88
  89 /*
  90  * Making elements of the controller
  91  */
  92 /*
  93 t_addr
  94 cl_z80::get_mem_size(enum mem_class type)
  95 {
  96   switch(type)
  97     {
  98     case MEM_ROM: return(0x10000);
  99     case MEM_XRAM: return(0x10000);
 100     default: return(0);
 101     }
 102  return(cl_uc::get_mem_size(type));
 103 }
 104 */
 105
 106 void
 107 cl_z80::mk_hw_elements(void)
 108 {
 109   //class cl_base *o;
 110   /* t_uc::mk_hw() does nothing */
 111 }
 112
 113 void
 114 cl_z80::make_memories(void)
 115 {
 116   class cl_address_space *as;
 117
 118   as= new cl_address_space("rom", 0, 0x10000, 8);
 119   as->init();
 120   address_spaces->add(as);
 121
 122   class cl_address_decoder *ad;
 123   class cl_memory_chip *chip;
 124
 125   chip= new cl_memory_chip("rom_chip", 0x10000, 8);
 126   chip->init();
 127   memchips->add(chip);
 128   ad= new cl_address_decoder(as= address_space("rom"), chip, 0, 0xffff, 0);
 129   ad->init();
 130   as->decoders->add(ad);
 131   ad->activate(0);
 132 }
 133
 134
 135 /*
 136  * Help command interpreter
 137  */
 138
 139 struct dis_entry *
 140 cl_z80::dis_tbl(void)
 141 {
 142   return(disass_z80);
 143 }
 144
 145 /*struct name_entry *
 146 cl_z80::sfr_tbl(void)
 147 {
 148   return(0);
 149 }*/
 150
 151 /*struct name_entry *
 152 cl_z80::bit_tbl(void)
 153 {
 154   //FIXME
 155   return(0);
 156 }*/
 157
 158 int
 159 cl_z80::inst_length(t_addr addr)
 160 {
 161   int len = 0;
 162
 163   get_disasm_info(addr, &len, NULL, NULL);
 164
 165   return len;
 166 }
 167
 168 int
 169 cl_z80::inst_branch(t_addr addr)
 170 {
 171   int b;
 172
 173   get_disasm_info(addr, NULL, &b, NULL);
 174
 175   return b;
 176 }
 177
 178 int
 179 cl_z80::longest_inst(void)
 180 {
 181   return 4;
 182 }
 183
 184
 185 const char *
 186 cl_z80::get_disasm_info(t_addr addr,
 187                         int *ret_len,
 188                         int *ret_branch,
 189                         int *immed_offset)
 190 {
 191   const char *b = NULL;
 192   uint code;
 193   int len = 0;
 194   int immed_n = 0;
 195   int i;
 196   int start_addr = addr;
 197   struct dis_entry *dis_e;
 198
 199   code= get_mem(MEM_ROM_ID, addr++);
 200   dis_e = NULL;
 201
 202   switch(code) {
 203     case 0xcb:  /* ESC code to lots of op-codes, all 2-byte */
 204       code= get_mem(MEM_ROM_ID, addr++);
 205       i= 0;
 206       while ((code & disass_z80_cb[i].mask) != disass_z80_cb[i].code &&
 207         disass_z80_cb[i].mnemonic)
 208         i++;
 209       dis_e = &disass_z80_cb[i];
 210       b= disass_z80_cb[i].mnemonic;
 211       if (b != NULL)
 212         len += (disass_z80_cb[i].length + 1);
 213     break;
 214
 215     case 0xed: /* ESC code to about 80 opcodes of various lengths */
 216       code= get_mem(MEM_ROM_ID, addr++);
 217       i= 0;
 218       while ((code & disass_z80_ed[i].mask) != disass_z80_ed[i].code &&
 219         disass_z80_ed[i].mnemonic)
 220         i++;
 221       dis_e = &disass_z80_ed[i];
 222       b= disass_z80_ed[i].mnemonic;
 223       if (b != NULL)
 224         len += (disass_z80_ed[i].length + 1);
 225     break;
 226
 227     case 0xdd: /* ESC codes,about 284, vary lengths, IX centric */
 228       code= get_mem(MEM_ROM_ID, addr++);
 229       if (code == 0xcb) {
 230         immed_n = 2;
 231         addr++;  // pass up immed data
 232         code= get_mem(MEM_ROM_ID, addr++);
 233         i= 0;
 234         while ((code & disass_z80_ddcb[i].mask) != disass_z80_ddcb[i].code &&
 235           disass_z80_ddcb[i].mnemonic)
 236           i++;
 237         dis_e = &disass_z80_ddcb[i];
 238         b= disass_z80_ddcb[i].mnemonic;
 239         if (b != NULL)
 240           len += (disass_z80_ddcb[i].length + 2);
 241       } else {
 242         i= 0;
 243         while ((code & disass_z80_dd[i].mask) != disass_z80_dd[i].code &&
 244           disass_z80_dd[i].mnemonic)
 245           i++;
 246         dis_e = &disass_z80_dd[i];
 247         b= disass_z80_dd[i].mnemonic;
 248         if (b != NULL)
 249           len += (disass_z80_dd[i].length + 1);
 250       }
 251     break;
 252
 253     case 0xfd: /* ESC codes,sme as dd but IY centric */
 254       code= get_mem(MEM_ROM_ID, addr++);
 255       if (code == 0xcb) {
 256         immed_n = 2;
 257         addr++;  // pass up immed data
 258         code= get_mem(MEM_ROM_ID, addr++);
 259         i= 0;
 260         while ((code & disass_z80_fdcb[i].mask) != disass_z80_fdcb[i].code &&
 261           disass_z80_fdcb[i].mnemonic)
 262           i++;
 263         dis_e = &disass_z80_fdcb[i];
 264         b= disass_z80_fdcb[i].mnemonic;
 265         if (b != NULL)
 266           len += (disass_z80_fdcb[i].length + 2);
 267       } else {
 268         i= 0;
 269         while ((code & disass_z80_fd[i].mask) != disass_z80_fd[i].code &&
 270           disass_z80_fd[i].mnemonic)
 271           i++;
 272         dis_e = &disass_z80_fd[i];
 273         b= disass_z80_fd[i].mnemonic;
 274         if (b != NULL)
 275           len += (disass_z80_fd[i].length + 1);
 276       }
 277     break;
 278
 279     default:
 280       i= 0;
 281       while ((code & disass_z80[i].mask) != disass_z80[i].code &&
 282              disass_z80[i].mnemonic)
 283         i++;
 284       dis_e = &disass_z80[i];
 285       b= disass_z80[i].mnemonic;
 286       if (b != NULL)
 287         len += (disass_z80[i].length);
 288     break;
 289   }
 290
 291
 292   if (ret_branch) {
 293     *ret_branch = dis_e->branch;
 294   }
 295
 296   if (immed_offset) {
 297     if (immed_n > 0)
 298          *immed_offset = immed_n;
 299     else *immed_offset = (addr - start_addr);
 300   }
 301
 302   if (len == 0)
 303     len = 1;
 304
 305   if (ret_len)
 306     *ret_len = len;
 307
 308   return b;
 309 }
 310
 311 const char *
 312 cl_z80::disass(t_addr addr, const char *sep)
 313 {
 314   char work[256], temp[20];
 315   const char *b;
 316   char *buf, *p, *t;
 317   int len = 0;
 318   int immed_offset = 0;
 319
 320   p= work;
 321
 322   b = get_disasm_info(addr, &len, NULL, &immed_offset);
 323
 324   if (b == NULL) {
 325     buf= (char*)malloc(30);
 326     strcpy(buf, "UNKNOWN/INVALID");
 327     return(buf);
 328   }
 329
 330   while (*b)
 331     {
 332       if (*b == '%')
 333         {
 334           b++;
 335           switch (*(b++))
 336             {
 337             case 'd': // d    jump relative target, signed? byte immediate operand
 338               sprintf(temp, "#%d", (char)get_mem(MEM_ROM_ID, addr+immed_offset));
 339               ++immed_offset;
 340               break;
 341             case 'w': // w    word immediate operand
 342               sprintf(temp, "#0x%04x",
 343                  (uint)((get_mem(MEM_ROM_ID, addr+immed_offset)) |
 344                         (get_mem(MEM_ROM_ID, addr+immed_offset+1)<<8)) );
 345               ++immed_offset;
 346               ++immed_offset;
 347               break;
 348             case 'b': // b    byte immediate operand
 349               sprintf(temp, "#0x%02x", (uint)get_mem(MEM_ROM_ID, addr+immed_offset));
 350               ++immed_offset;
 351               break;
 352             default:
 353               strcpy(temp, "?");
 354               break;
 355             }
 356           t= temp;
 357           while (*t)
 358             *(p++)= *(t++);
 359         }
 360       else
 361         *(p++)= *(b++);
 362     }
 363   *p= '\0';
 364
 365   p= strchr(work, ' ');
 366   if (!p)
 367     {
 368       buf= strdup(work);
 369       return(buf);
 370     }
 371   if (sep == NULL)
 372     buf= (char *)malloc(6+strlen(p)+1);
 373   else
 374     buf= (char *)malloc((p-work)+strlen(sep)+strlen(p)+1);
 375   for (p= work, t= buf; *p != ' '; p++, t++)
 376     *t= *p;
 377   p++;
 378   *t= '\0';
 379   if (sep == NULL)
 380     {
 381       while (strlen(buf) < 6)
 382         strcat(buf, " ");
 383     }
 384   else
 385     strcat(buf, sep);
 386   strcat(buf, p);
 387   return(buf);
 388 }
 389
 390
 391 void
 392 cl_z80::print_regs(class cl_console_base *con)
 393 {
 394   con->dd_printf("SZ-A--P-C  Flags= 0x%02x %3d %c  ",
 395                  regs.F, regs.F, isprint(regs.F)?regs.F:'.');
 396   con->dd_printf("A= 0x%02x %3d %c\n",
 397                  regs.A, regs.A, isprint(regs.A)?regs.A:'.');
 398   con->dd_printf("%c%c-%c--%c-%c\n",
 399                  (regs.F&BIT_S)?'1':'0',
 400                  (regs.F&BIT_Z)?'1':'0',
 401                  (regs.F&BIT_A)?'1':'0',
 402                  (regs.F&BIT_P)?'1':'0',
 403                  (regs.F&BIT_C)?'1':'0');
 404   con->dd_printf("BC= 0x%04x [BC]= %02x %3d %c  ",
 405                  regs.BC, ram->get(regs.BC), ram->get(regs.BC),
 406                  isprint(ram->get(regs.BC))?ram->get(regs.BC):'.');
 407   con->dd_printf("DE= 0x%04x [DE]= %02x %3d %c  ",
 408                  regs.DE, ram->get(regs.DE), ram->get(regs.DE),
 409                  isprint(ram->get(regs.DE))?ram->get(regs.DE):'.');
 410   con->dd_printf("HL= 0x%04x [HL]= %02x %3d %c\n",
 411                  regs.HL, ram->get(regs.HL), ram->get(regs.HL),
 412                  isprint(ram->get(regs.HL))?ram->get(regs.HL):'.');
 413   con->dd_printf("IX= 0x%04x [IX]= %02x %3d %c  ",
 414                  regs.IX, ram->get(regs.IX), ram->get(regs.IX),
 415                  isprint(ram->get(regs.IX))?ram->get(regs.IX):'.');
 416   con->dd_printf("IY= 0x%04x [IY]= %02x %3d %c  ",
 417                  regs.IY, ram->get(regs.IY), ram->get(regs.IY),
 418                  isprint(ram->get(regs.IY))?ram->get(regs.IY):'.');
 419   con->dd_printf("SP= 0x%04x [SP]= %02x %3d %c\n",
 420                  regs.SP, ram->get(regs.SP), ram->get(regs.SP),
 421                  isprint(ram->get(regs.SP))?ram->get(regs.SP):'.');
 422
 423   print_disass(PC, con);
 424 }
 425
 426 /*
 427  * Execution
 428  */
 429
 430 int
 431 cl_z80::exec_inst(void)
 432 {
 433   t_mem code;
 434
 435   if (fetch(&code))
 436     return(resBREAKPOINT);
 437   tick(1);
 438   switch (code)
 439     {
 440     case 0x00: return(inst_nop(code));
 441     case 0x01: case 0x02: case 0x06: return(inst_ld(code));
 442     case 0x03: case 0x04: return(inst_inc(code));
 443     case 0x05: return(inst_dec(code));
 444     case 0x07: return(inst_rlca(code));
 445
 446     case 0x08: return(inst_ex(code));
 447     case 0x09: return(inst_add(code));
 448     case 0x0a: case 0x0e: return(inst_ld(code));
 449     case 0x0b: case 0x0d: return(inst_dec(code));
 450     case 0x0c: return(inst_inc(code));
 451     case 0x0f: return(inst_rrca(code));
 452
 453
 454     case 0x10: return(inst_djnz(code));
 455     case 0x11: case 0x12: case 0x16: return(inst_ld(code));
 456     case 0x13: case 0x14: return(inst_inc(code));
 457     case 0x15: return(inst_dec(code));
 458     case 0x17: return(inst_rla(code));
 459
 460     case 0x18: return(inst_jr(code));
 461     case 0x19: return(inst_add(code));
 462     case 0x1a: case 0x1e: return(inst_ld(code));
 463     case 0x1b: case 0x1d: return(inst_dec(code));
 464     case 0x1c: return(inst_inc(code));
 465     case 0x1f: return(inst_rra(code));
 466
 467
 468     case 0x20: return(inst_jr(code));
 469     case 0x21: case 0x22: case 0x26: return(inst_ld(code));
 470     case 0x23: case 0x24: return(inst_inc(code));
 471     case 0x25: return(inst_dec(code));
 472     case 0x27: return(inst_daa(code));
 473
 474     case 0x28: return(inst_jr(code));
 475     case 0x29: return(inst_add(code));
 476     case 0x2a: case 0x2e: return(inst_ld(code));
 477     case 0x2b: case 0x2d: return(inst_dec(code));
 478     case 0x2c: return(inst_inc(code));
 479     case 0x2f: return(inst_cpl(code));
 480
 481
 482     case 0x30: return(inst_jr(code));
 483     case 0x31: case 0x32: case 0x36: return(inst_ld(code));
 484     case 0x33: case 0x34: return(inst_inc(code));
 485     case 0x35: return(inst_dec(code));
 486     case 0x37: return(inst_scf(code));
 487
 488     case 0x38: return(inst_jr(code));
 489     case 0x39: return(inst_add(code));
 490     case 0x3a: case 0x3e: return(inst_ld(code));
 491     case 0x3b: case 0x3d: return(inst_dec(code));
 492     case 0x3c: return(inst_inc(code));
 493     case 0x3f: return(inst_ccf(code));
 494
 495     case 0x40: case 0x41: case 0x42: case 0x43: case 0x44: case 0x45: case 0x46: case 0x47:
 496     case 0x48: case 0x49: case 0x4a: case 0x4b: case 0x4c: case 0x4d: case 0x4e: case 0x4f:
 497       return(inst_ld(code));
 498
 499     case 0x50: case 0x51: case 0x52: case 0x53: case 0x54: case 0x55: case 0x56: case 0x57:
 500     case 0x58: case 0x59: case 0x5a: case 0x5b: case 0x5c: case 0x5d: case 0x5e: case 0x5f:
 501       return(inst_ld(code));
 502
 503     case 0x60: case 0x61: case 0x62: case 0x63: case 0x64: case 0x65: case 0x66: case 0x67:
 504     case 0x68: case 0x69: case 0x6a: case 0x6b: case 0x6c: case 0x6d: case 0x6e: case 0x6f:
 505       return(inst_ld(code));
 506
 507     case 0x70: case 0x71: case 0x72: case 0x73: case 0x74: case 0x75: case 0x77:
 508     case 0x78: case 0x79: case 0x7a: case 0x7b: case 0x7c: case 0x7d: case 0x7e: case 0x7f:
 509       return(inst_ld(code));
 510     case 0x76:
 511       return(inst_halt(code));
 512
 513     case 0x80: case 0x81: case 0x82: case 0x83: case 0x84: case 0x85: case 0x86: case 0x87:
 514       return(inst_add(code));
 515     case 0x88: case 0x89: case 0x8a: case 0x8b: case 0x8c: case 0x8d: case 0x8e: case 0x8f:
 516       return(inst_adc(code));
 517
 518     case 0x90: case 0x91: case 0x92: case 0x93: case 0x94: case 0x95: case 0x96: case 0x97:
 519       return(inst_sub(code));
 520     case 0x98: case 0x99: case 0x9a: case 0x9b: case 0x9c: case 0x9d: case 0x9e: case 0x9f:
 521       return(inst_sbc(code));
 522
 523     case 0xa0: case 0xa1: case 0xa2: case 0xa3: case 0xa4: case 0xa5: case 0xa6: case 0xa7:
 524       return(inst_and(code));
 525     case 0xa8: case 0xa9: case 0xaa: case 0xab: case 0xac: case 0xad: case 0xae: case 0xaf:
 526       return(inst_xor(code));
 527
 528     case 0xb0: case 0xb1: case 0xb2: case 0xb3: case 0xb4: case 0xb5: case 0xb6: case 0xb7:
 529       return(inst_or(code));
 530     case 0xb8: case 0xb9: case 0xba: case 0xbb: case 0xbc: case 0xbd: case 0xbe: case 0xbf:
 531       return(inst_cp(code));
 532
 533     case 0xc0: return(inst_ret(code));
 534     case 0xc1: return(inst_pop(code));
 535     case 0xc2: case 0xc3: return(inst_jp(code));
 536     case 0xc4: return(inst_call(code));
 537     case 0xc5: return(inst_push(code));
 538     case 0xc6: return(inst_add(code));
 539     case 0xc7: return(inst_rst(code));
 540
 541     case 0xc8: case 0xc9: return(inst_ret(code));
 542     case 0xca: return(inst_jp(code));
 543
 544       /* CB escapes out to 2 byte opcodes(CB include), opcodes
 545          to do register bit manipulations */
 546     case 0xcb: return(inst_cb());
 547     case 0xcc: case 0xcd: return(inst_call(code));
 548     case 0xce: return(inst_adc(code));
 549     case 0xcf: return(inst_rst(code));
 550
 551
 552     case 0xd0: return(inst_ret(code));
 553     case 0xd1: return(inst_pop(code));
 554     case 0xd2: return(inst_jp(code));
 555     case 0xd3: return(inst_out(code));
 556     case 0xd4: return(inst_call(code));
 557     case 0xd5: return(inst_push(code));
 558     case 0xd6: return(inst_sub(code));
 559     case 0xd7: return(inst_rst(code));
 560
 561     case 0xd8: return(inst_ret(code));
 562     case 0xd9: return(inst_exx(code));
 563     case 0xda: return(inst_jp(code));
 564     case 0xdb: return(inst_in(code));
 565     case 0xdc: return(inst_call(code));
 566       /* DD escapes out to 2 to 4 byte opcodes(DD included)
 567         with a variety of uses.  It can precede the CB escape
 568         sequence to extend CB codes with IX+immed_byte */
 569     case 0xdd: return(inst_dd());
 570     case 0xde: return(inst_sbc(code));
 571     case 0xdf: return(inst_rst(code));
 572
 573
 574     case 0xe0: return(inst_ret(code));
 575     case 0xe1: return(inst_pop(code));
 576     case 0xe2: return(inst_jp(code));
 577     case 0xe3: return(inst_ex(code));
 578     case 0xe4: return(inst_call(code));
 579     case 0xe5: return(inst_push(code));
 580     case 0xe6: return(inst_and(code));
 581     case 0xe7: return(inst_rst(code));
 582
 583     case 0xe8: return(inst_ret(code));
 584     case 0xe9: return(inst_jp(code));
 585     case 0xea: return(inst_jp(code));
 586     case 0xeb: return(inst_ex(code));
 587     case 0xec: return(inst_call(code));
 588       /* ED escapes out to misc IN, OUT and other oddball opcodes */
 589     case 0xed: return(inst_ed());
 590     case 0xee: return(inst_xor(code));
 591     case 0xef: return(inst_rst(code));
 592
 593
 594     case 0xf0: return(inst_ret(code));
 595     case 0xf1: return(inst_pop(code));
 596     case 0xf2: return(inst_jp(code));
 597     case 0xf3: return(inst_di(code));
 598     case 0xf4: return(inst_call(code));
 599     case 0xf5: return(inst_push(code));
 600     case 0xf6: return(inst_or(code));
 601     case 0xf7: return(inst_rst(code));
 602
 603     case 0xf8: return(inst_ret(code));
 604     case 0xf9: return(inst_ld(code));
 605     case 0xfa: return(inst_jp(code));
 606     case 0xfb: return(inst_ei(code));
 607     case 0xfc: return(inst_call(code));
 608       /* DD escapes out to 2 to 4 byte opcodes(DD included)
 609         with a variety of uses.  It can precede the CB escape
 610         sequence to extend CB codes with IX+immed_byte */
 611     case 0xfd: return(inst_fd());
 612     case 0xfe: return(inst_cp(code));
 613     case 0xff: return(inst_rst(code));
 614     }
 615
 616   /*if (PC)
 617     PC--;
 618   else
 619   PC= get_mem_size(MEM_ROM_ID)-1;*/
 620   PC= rom->inc_address(PC, -1);
 621
 622   sim->stop(resINV_INST);
 623   return(resINV_INST);
 624 }
 625
 626
 627 /* End of z80.src/z80.cc */