git.gag.com Git - fw/sdcc/blob - sim/ucsim/s51.src/interrupt.cc

   1 /*
   2  * Simulator of microcontrollers (interrupt.cc)
   3  *
   4  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   5  *
   6  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   7  *
   8  */
   9
  10 /* This file is part of microcontroller simulator: ucsim.
  11
  12 UCSIM is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 2 of the License, or
  15 (at your option) any later version.
  16
  17 UCSIM is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with UCSIM; see the file COPYING.  If not, write to the Free
  24 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  25 02111-1307, USA. */
  26 /*@1@*/
  27
  28 // prj
  29 #include "utils.h"
  30
  31 // sim
  32 #include "itsrccl.h"
  33
  34 // local
  35 #include "interruptcl.h"
  36 #include "regs51.h"
  37 //#include "uc51cl.h"
  38 #include "types51.h"
  39
  40
  41 cl_interrupt::cl_interrupt(class cl_uc *auc):
  42   cl_hw(auc, HW_INTERRUPT, 0, "irq")
  43 {
  44   was_reti= DD_FALSE;
  45 }
  46
  47 int
  48 cl_interrupt::init(void)
  49 {
  50   class cl_mem *sfr;
  51
  52   sfr= uc->mem(MEM_SFR);
  53   if (sfr)
  54     {
  55       //sfr->register_hw(IE, this, 0);
  56       register_cell(sfr, IE, 0, wtd_restore);
  57       register_cell(sfr, TCON, &cell_tcon, wtd_restore_write);
  58       bit_INT0= sfr->read(P3) & bm_INT0;
  59       bit_INT1= sfr->read(P3) & bm_INT1;
  60     }
  61   return(0);
  62 }
  63
  64 void
  65 cl_interrupt::added_to_uc(void)
  66 {
  67   uc->it_sources->add(new cl_it_src(bmEX0, TCON, bmIE0, 0x0003, true,
  68                                     "external #0", 1));
  69   uc->it_sources->add(new cl_it_src(bmEX1, TCON, bmIE1, 0x0013, true,
  70                                     "external #1", 3));
  71 }
  72
  73 void
  74 cl_interrupt::write(class cl_cell *cell, t_mem *val)
  75 {
  76   if (cell == cell_tcon)
  77     {
  78       bit_IT0= *val & bmIT0;
  79       bit_IT1= *val & bmIT1;
  80     }
  81   else
  82     // IE register
  83     was_reti= DD_TRUE;
  84 }
  85
  86 /*void
  87 cl_interrupt::mem_cell_changed(class cl_mem *mem, t_addr addr)
  88 {
  89 }*/
  90
  91 int
  92 cl_interrupt::tick(int cycles)
  93 {
  94   if (!bit_IT0 && !bit_INT0)
  95     cell_tcon->set_bit1(bmIE0);
  96   if (!bit_IT1 && !bit_INT1)
  97     cell_tcon->set_bit1(bmIE1);
  98   return(resGO);
  99 }
 100
 101 void
 102 cl_interrupt::reset(void)
 103 {
 104   was_reti= DD_FALSE;
 105 }
 106
 107 void
 108 cl_interrupt::happen(class cl_hw *where, enum hw_event he, void *params)
 109 {
 110   struct ev_port_changed *ep= (struct ev_port_changed *)params;
 111
 112   if (where->cathegory == HW_PORT &&
 113       he == EV_PORT_CHANGED &&
 114       ep->id == 3)
 115     {
 116       t_mem p3n= ep->new_pins & ep->new_value;
 117       t_mem p3o= ep->pins & ep->prev_value;
 118       if (bit_IT0 &&
 119           !(p3n & bm_INT0) &&
 120           (p3o & bm_INT0))
 121         cell_tcon->set_bit1(bmIE0);
 122       if (bit_IT1 &&
 123           !(p3n & bm_INT1) &&
 124           (p3o & bm_INT1))
 125         cell_tcon->set_bit1(bmIE1);
 126       bit_INT0= p3n & bm_INT0;
 127       bit_INT1= p3n & bm_INT1;
 128     }
 129 }
 130
 131
 132 void
 133 cl_interrupt::print_info(class cl_console *con)
 134 {
 135   int ie= uc->get_mem(MEM_SFR, IE);
 136   int i;
 137
 138   con->dd_printf("Interrupts are %s. Interrupt sources:\n",
 139                  (ie&bmEA)?"enabled":"disabled");
 140   con->dd_printf("  Handler  En  Pr Req Act Name\n");
 141   for (i= 0; i < uc->it_sources->count; i++)
 142     {
 143       class cl_it_src *is= (class cl_it_src *)(uc->it_sources->at(i));
 144       con->dd_printf("  0x%06x", is->addr);
 145       con->dd_printf(" %-3s", (ie&(is->ie_mask))?"en":"dis");
 146       con->dd_printf(" %2d", uc->it_priority(is->ie_mask));
 147       con->dd_printf(" %-3s",
 148                      (uc->get_mem(MEM_SFR, is->src_reg)&(is->src_mask))?
 149                      "YES":"no");
 150       con->dd_printf(" %-3s", (is->active)?"act":"no");
 151       con->dd_printf(" %s", object_name(is));
 152       con->dd_printf("\n");
 153     }
 154   con->dd_printf("Active interrupt service(s):\n");
 155   con->dd_printf("  Pr Handler  PC       Source\n");
 156   for (i= 0; i < uc->it_levels->count; i++)
 157     {
 158       class it_level *il= (class it_level *)(uc->it_levels->at(i));
 159       if (il->level >= 0)
 160         {
 161           con->dd_printf("  %2d", il->level);
 162           con->dd_printf(" 0x%06x", il->addr);
 163           con->dd_printf(" 0x%06x", il->PC);
 164           con->dd_printf(" %s", (il->source)?(object_name(il->source)):
 165                          "nothing");
 166           con->dd_printf("\n");
 167         }
 168     }
 169 }
 170
 171
 172 /* End of s51.src/interrupt.cc */