git.gag.com Git - fw/sdcc/blob - device/lib/pic16/libdev/pic18f1220.c

   1
   2 /*
   3  * pic18f1220.c - PIC18F1220 Device Library Source
   4  *
   5  * This file is part of the GNU PIC Library.
   6  *
   7  * January, 2004
   8  * The GNU PIC Library is maintained by,
   9  *      Vangelis Rokas <vrokas@otenet.gr>
  10  *
  11  * $Id$
  12  *
  13  */
  14
  15 #include <pic18f1220.h>
  16
  17 __sfr __at (0xf80) PORTA;
  18 volatile __PORTAbits_t __at (0xf80) PORTAbits;
  19
  20 __sfr __at (0xf81) PORTB;
  21 volatile __PORTBbits_t __at (0xf81) PORTBbits;
  22
  23 __sfr __at (0xf89) LATA;
  24 volatile __LATAbits_t __at (0xf89) LATAbits;
  25
  26 __sfr __at (0xf8a) LATB;
  27 volatile __LATBbits_t __at (0xf8a) LATBbits;
  28
  29 __sfr __at (0xf92) TRISA;
  30 volatile __TRISAbits_t __at (0xf92) TRISAbits;
  31
  32 __sfr __at (0xf93) TRISB;
  33 volatile __TRISBbits_t __at (0xf93) TRISBbits;
  34
  35 __sfr __at (0xf9d) PIE1;
  36 volatile __PIE1bits_t __at (0xf9d) PIE1bits;
  37
  38 __sfr __at (0xf9e) PIR1;
  39 volatile __PIR1bits_t __at (0xf9e) PIR1bits;
  40
  41 __sfr __at (0xf9f) IPR1;
  42 volatile __IPR1bits_t __at (0xf9f) IPR1bits;
  43
  44 __sfr __at (0xfa0) PIE2;
  45 volatile __PIE2bits_t __at (0xfa0) PIE2bits;
  46
  47 __sfr __at (0xfa1) PIR2;
  48 volatile __PIR2bits_t __at (0xfa1) PIR2bits;
  49
  50 __sfr __at (0xfa2) IPR2;
  51 volatile __IPR2bits_t __at (0xfa2) IPR2bits;
  52
  53 __sfr __at (0xfa6) EECON1;
  54 volatile __EECON1bits_t __at (0xfa6) EECON1bits;
  55
  56 __sfr __at (0xfa7) EECON2;
  57 __sfr __at (0xfa8) EEDATA;
  58 __sfr __at (0xfa9) EEADR;
  59 __sfr __at (0xfaa) BAUDCTL;
  60 __sfr __at (0xfab) RCSTA;
  61 volatile __RCSTAbits_t __at (0xfab) RCSTAbits;
  62
  63 __sfr __at (0xfac) TXSTA;
  64 volatile __TXSTAbits_t __at (0xfac) TXSTAbits;
  65
  66 __sfr __at (0xfad) TXREG;
  67 __sfr __at (0xfae) RCREG;
  68 __sfr __at (0xfaf) SPBRG;
  69 __sfr __at (0xfb0) SPBRGH;
  70 __sfr __at (0xfb1) T3CON;
  71 volatile __T3CONbits_t __at (0xfb1) T3CONbits;
  72
  73 __sfr __at (0xfb2) TMR3L;
  74 __sfr __at (0xfb3) TMR3H;
  75 __sfr __at (0xfb6) ECCPAS;
  76 volatile __ECCPASbits_t __at (0xfb6) ECCPASbits;
  77
  78 __sfr __at (0xfbd) CCP1CON;
  79 volatile __CCP1CONbits_t __at (0xfbd) CCP1CONbits;
  80
  81 __sfr __at (0xfbe) CCPR1L;
  82 __sfr __at (0xfbf) CCPR1H;
  83 __sfr __at (0xfc0) ADCON2;
  84 volatile __ADCON2bits_t __at (0xfc0) ADCON2bits;
  85
  86 __sfr __at (0xfc1) ADCON1;
  87 volatile __ADCON1bits_t __at (0xfc1) ADCON1bits;
  88
  89 __sfr __at (0xfc2) ADCON0;
  90 volatile __ADCON0bits_t __at (0xfc2) ADCON0bits;
  91
  92 __sfr __at (0xfc3) ADRESL;
  93 __sfr __at (0xfc4) ADRESH;
  94 __sfr __at (0xfca) T2CON;
  95 volatile __T2CONbits_t __at (0xfca) T2CONbits;
  96
  97 __sfr __at (0xfcb) PR2;
  98 __sfr __at (0xfcc) TMR2;
  99 __sfr __at (0xfcd) T1CON;
 100 volatile __T1CONbits_t __at (0xfcd) T1CONbits;
 101
 102 __sfr __at (0xfce) TMR1L;
 103 __sfr __at (0xfcf) TMR1H;
 104 __sfr __at (0xfd0) RCON;
 105 volatile __RCONbits_t __at (0xfd0) RCONbits;
 106
 107 __sfr __at (0xfd1) WDTCON;
 108 volatile __WDTCONbits_t __at (0xfd1) WDTCONbits;
 109
 110 __sfr __at (0xfd2) LVDCON;
 111 volatile __LVDCONbits_t __at (0xfd2) LVDCONbits;
 112
 113 __sfr __at (0xfd3) OSCCON;
 114 volatile __OSCCONbits_t __at (0xfd3) OSCCONbits;
 115
 116 __sfr __at (0xfd5) T0CON;
 117 volatile __T0CONbits_t __at (0xfd5) T0CONbits;
 118
 119 __sfr __at (0xfd6) TMR0L;
 120 __sfr __at (0xfd7) TMR0H;
 121 __sfr __at (0xfd8) STATUS;
 122 volatile __STATUSbits_t __at (0xfd8) STATUSbits;
 123
 124 __sfr __at (0xfd9) FSR2L;
 125 __sfr __at (0xfda) FSR2H;
 126 __sfr __at (0xfdb) PLUSW2;
 127 __sfr __at (0xfdc) PREINC2;
 128 __sfr __at (0xfdd) POSTDEC2;
 129 __sfr __at (0xfde) POSTINC2;
 130 __sfr __at (0xfdf) INDF2;
 131 __sfr __at (0xfe0) BSR;
 132 __sfr __at (0xfe1) FSR1L;
 133 __sfr __at (0xfe2) FSR1H;
 134 __sfr __at (0xfe3) PLUSW1;
 135 __sfr __at (0xfe4) PREINC1;
 136 __sfr __at (0xfe5) POSTDEC1;
 137 __sfr __at (0xfe6) POSTINC1;
 138 __sfr __at (0xfe7) INDF1;
 139 __sfr __at (0xfe8) WREG;
 140 __sfr __at (0xfe9) FSR0L;
 141 __sfr __at (0xfea) FSR0H;
 142 __sfr __at (0xfeb) PLUSW0;
 143 __sfr __at (0xfec) PREINC0;
 144 __sfr __at (0xfed) POSTDEC0;
 145 __sfr __at (0xfee) POSTINC0;
 146 __sfr __at (0xfef) INDF0;
 147 __sfr __at (0xff0) INTCON3;
 148 volatile __INTCON3bits_t __at (0xff0) INTCON3bits;
 149
 150 __sfr __at (0xff1) INTCON2;
 151 volatile __INTCON2bits_t __at (0xff1) INTCON2bits;
 152
 153 __sfr __at (0xff2) INTCON;
 154 volatile __INTCONbits_t __at (0xff2) INTCONbits;
 155
 156 __sfr __at (0xff3) PRODL;
 157 __sfr __at (0xff4) PRODH;
 158 __sfr __at (0xff5) TABLAT;
 159 __sfr __at (0xff6) TBLPTRL;
 160 __sfr __at (0xff7) TBLPTRH;
 161 __sfr __at (0xff8) TBLPTRU;
 162 __sfr __at (0xff9) PCL;
 163 __sfr __at (0xffa) PCLATH;
 164 __sfr __at (0xffb) PCLATU;
 165 __sfr __at (0xffc) STKPTR;
 166 volatile __STKPTRbits_t __at (0xffc) STKPTRbits;
 167
 168 __sfr __at (0xffd) TOSL;
 169 __sfr __at (0xffe) TOSH;
 170 __sfr __at (0xfff) TOSU;
 171
 172