git.gag.com Git - fw/sdcc/blob - device/include/8052.h

   1 /*-------------------------------------------------------------------------
   2    Register Declarations for the Intel 8052 Processor
   3
   4    Written By -  Bela Torok / bela.torok@kssg.ch (July 2000)
   5
   6    This program is free software; you can redistribute it and/or modify it
   7    under the terms of the GNU General Public License as published by the
   8    Free Software Foundation; either version 2, or (at your option) any
   9    later version.
  10
  11    This program is distributed in the hope that it will be useful,
  12    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14    GNU General Public License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with this program; if not, write to the Free Software
  18    Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
  19
  20    In other words, you are welcome to use, share and improve this program.
  21    You are forbidden to forbid anyone else to use, share and improve
  22    what you give them.   Help stamp out software-hoarding!
  23 -------------------------------------------------------------------------*/
  24
  25 #ifndef REG8052_H
  26 #define REG8052_H
  27
  28 #include <8051.h>     /* load difinitions for the 8051 core */
  29
  30 #ifdef REG8051_H
  31 #undef REG8051_H
  32 #endif
  33
  34 /* define 8052 specific registers only */
  35
  36 /* T2CON */
  37 sfr at 0xC8 T2CON ;
  38
  39 /* RCAP2 L & H */
  40 sfr at 0xCA RCAP2L  ;
  41 sfr at 0xCB RCAP2H  ;
  42 sfr at 0xCC TL2     ;
  43 sfr at 0xCD TH2     ;
  44
  45 /*  IE   */
  46 sbit at 0xAD ET2  ; /* Enable timer2 interrupt */
  47
  48 /* T2CON bits */
  49 sbit at 0xC8 T2CON_0 ;
  50 sbit at 0xC9 T2CON_1 ;
  51 sbit at 0xCA T2CON_2 ;
  52 sbit at 0xCB T2CON_3 ;
  53 sbit at 0xCC T2CON_4 ;
  54 sbit at 0xCD T2CON_5 ;
  55 sbit at 0xCE T2CON_6 ;
  56 sbit at 0xCF T2CON_7 ;
  57
  58 sbit at 0xC8 CP_RL2 ;
  59 sbit at 0xC9 C_T2       ;
  60 sbit at 0xCA TR2        ;
  61 sbit at 0xCB EXEN2      ;
  62 sbit at 0xCC TCLK       ;
  63 sbit at 0xCD RCLK       ;
  64 sbit at 0xCE EXF2       ;
  65 sbit at 0xCF TF2        ;
  66
  67 #endif