git.gag.com Git - fw/sdcc/blob - device/include/8051.h

   1 /*-------------------------------------------------------------------------
   2    Register Declarations for the Intel 8051 Processor
   3
   4    Written By -  Bela Torok / bela.torok@kssg.ch (July 2000)
   5
   6    This program is free software; you can redistribute it and/or modify it
   7    under the terms of the GNU General Public License as published by the
   8    Free Software Foundation; either version 2, or (at your option) any
   9    later version.
  10
  11    This program is distributed in the hope that it will be useful,
  12    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14    GNU General Public License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with this program; if not, write to the Free Software
  18    Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
  19
  20    In other words, you are welcome to use, share and improve this program.
  21    You are forbidden to forbid anyone else to use, share and improve
  22    what you give them.   Help stamp out software-hoarding!
  23 -------------------------------------------------------------------------*/
  24
  25 #ifndef REG8051_H
  26 #define REG8051_H
  27
  28 /*  BYTE Register  */
  29 sfr at 0x80 P0   ;
  30 sfr at 0x81 SP   ;
  31 sfr at 0x82 DPL  ;
  32 sfr at 0x83 DPH  ;
  33 sfr at 0x87 PCON ;
  34 sfr at 0x88 TCON ;
  35 sfr at 0x89 TMOD ;
  36 sfr at 0x8A TL0  ;
  37 sfr at 0x8B TL1  ;
  38 sfr at 0x8C TH0  ;
  39 sfr at 0x8D TH1  ;
  40 sfr at 0x90 P1   ;
  41 sfr at 0x98 SCON ;
  42 sfr at 0x99 SBUF ;
  43 sfr at 0xA0 P2   ;
  44 sfr at 0xA8 IE   ;
  45 sfr at 0xB0 P3   ;
  46 sfr at 0xB8 IP   ;
  47 sfr at 0xD0 PSW  ;
  48 sfr at 0xE0 ACC  ;
  49 sfr at 0xF0 B    ;
  50
  51
  52 /*  BIT Register  */
  53 /* P0 */
  54 sbit at 0x80 P0_0 ;
  55 sbit at 0x81 P0_1 ;
  56 sbit at 0x82 P0_2 ;
  57 sbit at 0x83 P0_3 ;
  58 sbit at 0x84 P0_4 ;
  59 sbit at 0x85 P0_5 ;
  60 sbit at 0x86 P0_6 ;
  61 sbit at 0x87 P0_7 ;
  62
  63 /*  TCON  */
  64 sbit at 0x88 IT0  ;
  65 sbit at 0x89 IE0  ;
  66 sbit at 0x8A IT1  ;
  67 sbit at 0x8B IE1  ;
  68 sbit at 0x8C TR0  ;
  69 sbit at 0x8D TF0  ;
  70 sbit at 0x8E TR1  ;
  71 sbit at 0x8F TF1  ;
  72
  73 /* P1 */
  74 sbit at 0x90 P1_0 ;
  75 sbit at 0x91 P1_1 ;
  76 sbit at 0x92 P1_2 ;
  77 sbit at 0x93 P1_3 ;
  78 sbit at 0x94 P1_4 ;
  79 sbit at 0x95 P1_5 ;
  80 sbit at 0x96 P1_6 ;
  81 sbit at 0x97 P1_7 ;
  82
  83 /*  SCON  */
  84 sbit at 0x98 RI   ;
  85 sbit at 0x99 TI   ;
  86 sbit at 0x9A RB8  ;
  87 sbit at 0x9B TB8  ;
  88 sbit at 0x9C REN  ;
  89 sbit at 0x9D SM2  ;
  90 sbit at 0x9E SM1  ;
  91 sbit at 0x9F SM0  ;
  92
  93 /* P2 */
  94 sbit at 0xA0 P2_0 ;
  95 sbit at 0xA1 P2_1 ;
  96 sbit at 0xA2 P2_2 ;
  97 sbit at 0xA3 P2_3 ;
  98 sbit at 0xA4 P2_4 ;
  99 sbit at 0xA5 P2_5 ;
 100 sbit at 0xA6 P2_6 ;
 101 sbit at 0xA7 P2_7 ;
 102
 103 /*  IE   */
 104 sbit at 0xA8 EX0  ;
 105 sbit at 0xA9 ET0  ;
 106 sbit at 0xAA EX1  ;
 107 sbit at 0xAB ET1  ;
 108 sbit at 0xAC ES   ;
 109 sbit at 0xAF EA   ;
 110
 111 /*  P3  */
 112 sbit at 0xB0 P3_0 ;
 113 sbit at 0xB1 P3_1 ;
 114 sbit at 0xB2 P3_2 ;
 115 sbit at 0xB3 P3_3 ;
 116 sbit at 0xB4 P3_4 ;
 117 sbit at 0xB5 P3_5 ;
 118 sbit at 0xB6 P3_6 ;
 119 sbit at 0xB7 P3_7 ;
 120
 121 sbit at 0xB0 RXD  ;
 122 sbit at 0xB1 TXD  ;
 123 sbit at 0xB2 INT0 ;
 124 sbit at 0xB3 INT1 ;
 125 sbit at 0xB4 T0   ;
 126 sbit at 0xB5 T1   ;
 127 sbit at 0xB6 WR   ;
 128 sbit at 0xB7 RD   ;
 129
 130 /*  IP   */
 131 sbit at 0xB8 PX0  ;
 132 sbit at 0xB9 PT0  ;
 133 sbit at 0xBA PX1  ;
 134 sbit at 0xBB PT1  ;
 135 sbit at 0xBC PS   ;
 136
 137 /*  PSW   */
 138 sbit at 0xD0 P    ;
 139 sbit at 0xD1 F1   ;
 140 sbit at 0xD2 OV   ;
 141 sbit at 0xD3 RS0  ;
 142 sbit at 0xD4 RS1  ;
 143 sbit at 0xD5 F0   ;
 144 sbit at 0xD6 AC   ;
 145 sbit at 0xD7 CY   ;
 146
 147 /* BIT definitions for bits that are not directly accessible */
 148 /* PCON bits */
 149 #define IDL             0x01
 150 #define PD              0x02
 151 #define GF0             0x04
 152 #define GF1             0x08
 153 #define SMOD            0x80
 154
 155 /* TMOD bits */
 156 #define T0_M0           0x01
 157 #define T0_M1           0x02
 158 #define T0_CT           0x04
 159 #define T0_GATE         0x08
 160 #define T1_M0           0x10
 161 #define T1_M1           0x20
 162 #define T1_CT           0x40
 163 #define T1_GATE         0x80
 164
 165 #define T0_MASK         0x0F
 166 #define T1_MASK         0xF0
 167
 168 /* Interrupt numbers: address = (number * 8) + 3 */
 169 #define IE0_VECTOR      0       /* 0x03 external interrupt 0 */
 170 #define TF0_VECTOR      1       /* 0x0b timer 0 */
 171 #define IE1_VECTOR      2       /* 0x13 external interrupt 1 */
 172 #define TF1_VECTOR      3       /* 0x1b timer 1 */
 173 #define SI0_VECTOR      4       /* 0x23 serial port 0 */
 174
 175 #endif