git.gag.com Git - fw/openocd/blob - tcl/target/vd_xtensa_jtag.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2 # Cadence virtual debug interface
   3 # for Palladium emulation systems
   4 #
   5
   6 # TODO: Enable backdoor memory access
   7 # set _MEMSTART 0x00000000
   8 # set _MEMSIZE 0x100000
   9
  10 # BFM hierarchical path and input clk period
  11 vdebug bfm_path dut_top.JTAG 10ns
  12 # DMA Memories to access backdoor (up to 4)
  13 # vdebug mem_path tbench.u_mcu.u_sys.u_itcm_ram.Mem $_MEMSTART $_MEMSIZE
  14
  15 # Create Xtensa target first
  16 source [find target/xtensa.cfg]
  17
  18 # Configure Xtensa core parameters next
  19 # Generate [xtensa-core-XXX.cfg] via "xt-gdb --dump-oocd-config"
  20
  21 # register target
  22 proc vdebug_examine_end {} {
  23 #    vdebug register_target
  24 }
  25
  26 # Default hooks
  27 $_TARGETNAME configure -event examine-end { vdebug_examine_end }