c90fd422d23e93b285ba17b16db22880b446ad45
[fw/openocd] / tcl / target / psoc5lp.cfg
1 #
2 # Cypress PSoC 5LP
3 #
4
5 source [find target/swj-dp.tcl]
6
7 if { [info exists CHIPNAME] } {
8         set _CHIPNAME $CHIPNAME
9 } else {
10         set _CHIPNAME psoc5lp
11 }
12
13 if { [info exists CPUTAPID] } {
14         set _CPU_TAPID $CPUTAPID
15 } else {
16         set _CPU_TAPID 0x4BA00477
17 }
18
19 if { [using_jtag] } {
20         set _CPU_DAP_ID $_CPU_TAPID
21 } else {
22         set _CPU_DAP_ID 0x2ba01477
23 }
24
25 swj_newdap $_CHIPNAME cpu -irlen 4 -expected-id $_CPU_DAP_ID
26 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
27
28 set _TARGETNAME $_CHIPNAME.cpu
29 target create $_TARGETNAME cortex_m -dap $_CHIPNAME.dap
30
31 if { [info exists WORKAREASIZE] } {
32         set _WORKAREASIZE $WORKAREASIZE
33 } else {
34         set _WORKAREASIZE 0x2000
35 }
36
37 $_TARGETNAME configure -work-area-phys [expr {0x20000000 - $_WORKAREASIZE / 2}] \
38                        -work-area-size $_WORKAREASIZE -work-area-backup 0
39
40 source [find mem_helper.tcl]
41
42 $_TARGETNAME configure -event reset-init {
43         # Configure Target Device (PSoC 5LP Device Programming Specification 5.2)
44
45         set PANTHER_DBG_CFG 0x4008000C
46         set PANTHER_DBG_CFG_BYPASS [expr {1 << 1}]
47         mmw $PANTHER_DBG_CFG $PANTHER_DBG_CFG_BYPASS 0
48
49         set PM_ACT_CFG0 0x400043A0
50         mww $PM_ACT_CFG0 0xBF
51
52         set FASTCLK_IMO_CR 0x40004200
53         set FASTCLK_IMO_CR_F_RANGE_2    [expr {2 << 0}]
54         set FASTCLK_IMO_CR_F_RANGE_MASK [expr {7 << 0}]
55         mmw $FASTCLK_IMO_CR $FASTCLK_IMO_CR_F_RANGE_2 $FASTCLK_IMO_CR_F_RANGE_MASK
56 }
57
58 set _FLASHNAME $_CHIPNAME.flash
59 flash bank $_FLASHNAME psoc5lp 0x00000000 0 0 0 $_TARGETNAME
60 flash bank $_CHIPNAME.eeprom psoc5lp_eeprom 0x40008000 0 0 0 $_TARGETNAME
61 flash bank $_CHIPNAME.nvl psoc5lp_nvl 0 0 0 0 $_TARGETNAME
62
63 if {![using_hla]} {
64         cortex_m reset_config sysresetreq
65 }