git.gag.com Git - fw/openocd/blob - tcl/target/em357.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2
   3 #
   4 # Target configuration for the Silicon Labs EM357 chips
   5 #
   6
   7 #
   8 # em357 family supports JTAG and SWD transports
   9 #
  10 source [find target/swj-dp.tcl]
  11
  12 if { [info exists CHIPNAME] } {
  13    set _CHIPNAME $CHIPNAME
  14 } else {
  15    set _CHIPNAME em357
  16 }
  17
  18 # Work-area is a space in RAM used for flash programming
  19 # By default use 4kB
  20 if { [info exists WORKAREASIZE] } {
  21    set _WORKAREASIZE $WORKAREASIZE
  22 } else {
  23    set _WORKAREASIZE 0x1000
  24 }
  25
  26 if { [info exists CPUTAPID] } {
  27    set _CPUTAPID $CPUTAPID
  28 } else {
  29    if { [using_jtag] } {
  30       set _CPUTAPID 0x3ba00477
  31    } else {
  32       set _CPUTAPID 0x1ba00477
  33    }
  34 }
  35
  36 if { [info exists BSTAPID] } {
  37    set _BSTAPID $BSTAPID
  38 } else {
  39   set _BSTAPID 0x069a962b
  40 }
  41
  42 if { [info exists CHIPNAME] } {
  43    set _CHIPNAME $CHIPNAME
  44 } else {
  45    set _CHIPNAME em358
  46 }
  47
  48 if { [info exists FLASHSIZE] } {
  49     set _FLASHSIZE $FLASHSIZE
  50 } else {
  51     set _FLASHSIZE 0x30000
  52 }
  53
  54 swj_newdap $_CHIPNAME cpu -irlen 4 -expected-id $_CPUTAPID
  55 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
  56 if { [using_jtag] } {
  57     jtag newtap $_CHIPNAME bs -irlen 4 -expected-id $_BSTAPID -ircapture 0xe -irmask 0xf
  58 }
  59
  60 set _TARGETNAME $_CHIPNAME.cpu
  61 target create $_TARGETNAME cortex_m -endian little -dap $_CHIPNAME.dap
  62
  63 $_TARGETNAME configure -work-area-phys 0x20000000 -work-area-size $_WORKAREASIZE -work-area-backup 0
  64
  65 set _FLASHNAME $_CHIPNAME.flash
  66 flash bank $_FLASHNAME em357 0x08000000 $_FLASHSIZE 0 0 $_TARGETNAME
  67
  68 if { ![using_hla]} {
  69 # according to errata, we need to use vectreset rather than sysresetreq to avoid lockup
  70 # There is a bug in the chip, which means that when using external debuggers the chip
  71 # may lock up in certain CPU clock modes. Affected modes are operating the CPU at
  72 # 24MHz derived from the 24MHz crystal, or 12MHz derived from the high frequency RC
  73 # oscillator. If an external debugger tool asserts SYSRESETREQ, the chip will lock up and
  74 # require a pin reset or power cycle.
  75 #
  76 # for details, refer to:
  77 # http://www.silabs.com/Support%20Documents/TechnicalDocs/EM35x-Errata.pdf
  78     cortex_m reset_config vectreset
  79 }