git.gag.com Git - fw/openocd/blob - tcl/board/vd_a53x2_jtag.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2 # Cadence virtual debug interface
   3 # Arm Cortex A53x2 through JTAG
   4
   5 source [find interface/vdebug.cfg]
   6
   7 set _CORES 2
   8 set _CHIPNAME a53
   9 set _MEMSTART 0x00000000
  10 set _MEMSIZE 0x1000000
  11 set _CPUTAPID 0x5ba00477
  12
  13 # vdebug select transport
  14 #transport select jtag
  15
  16 # JTAG reset config, frequency and reset delay
  17 reset_config trst_and_srst
  18 adapter speed 50000
  19 adapter srst delay 5
  20
  21 # BFM hierarchical path and input clk period
  22 vdebug bfm_path tbench.u_vd_jtag_bfm 10ns
  23
  24 # DMA Memories to access backdoor (up to 4)
  25 vdebug mem_path tbench.u_memory.mem_array $_MEMSTART $_MEMSIZE
  26
  27 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
  28
  29 jtag arp_init-reset
  30
  31 source [find target/vd_aarch64.cfg]