git.gag.com Git - fw/openocd/blob - tcl/board/or1k_generic.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2
   3 # If you want to use the VJTAG TAP or the XILINX BSCAN,
   4 # you must set your FPGA TAP ID here
   5
   6 set FPGATAPID 0x020b30dd
   7
   8 # Choose your TAP core (VJTAG , MOHOR or XILINX_BSCAN)
   9 if { [info exists TAP_TYPE] == 0} {
  10    set TAP_TYPE VJTAG
  11 }
  12
  13 # Set your chip name
  14 set CHIPNAME or1200
  15
  16 source [find target/or1k.cfg]
  17
  18 # Set the servers polling period to 1ms (needed to JSP Server)
  19 poll_period 1
  20
  21 # Set the adapter speed
  22 adapter speed 3000
  23
  24 # Enable the target description feature
  25 gdb_target_description enable
  26
  27 # Add a new register in the cpu register list. This register will be
  28 # included in the generated target descriptor file.
  29 # format is addreg [name] [address] [feature] [reg_group]
  30 addreg rtest 0x1234 org.gnu.gdb.or1k.group0 system
  31
  32 # Override default init_reset
  33 proc init_reset {mode} {
  34         soft_reset_halt
  35         resume
  36 }
  37
  38 # Target initialization
  39 init
  40 echo "Halting processor"
  41 halt
  42
  43 foreach name [target names] {
  44         set y [$name cget -endian]
  45         set z [$name cget -type]
  46         puts [format "Chip is %s, Endian: %s, type: %s" \
  47               $name $y $z]
  48 }
  49
  50 set c_blue  "\033\[01;34m"
  51 set c_reset "\033\[0m"
  52
  53 puts [format "%sTarget ready...%s" $c_blue $c_reset]