git.gag.com Git - fw/openocd/blob - tcl/board/avnet_ultrazed-eg.cfg

   1 #
   2 # AVNET UltraZED EG StarterKit
   3 # ZynqMP UlraScale-EG plus IO Carrier with on-board digilent smt2
   4 #
   5 source [find interface/ftdi/digilent_jtag_smt2_nc.cfg]
   6 # jtag transport only
   7 transport select jtag
   8 # reset lines are not wired
   9 reset_config none
  10
  11 # slow default clock
  12 adapter speed 1000
  13
  14 set CHIPNAME uscale
  15
  16 source [find target/xilinx_zynqmp.cfg]