git.gag.com Git - fw/sdcc/blob - sim/ucsim/xa.src/regsxa.h

   1 /*
   2  * Simulator of microcontrollers (regsxa.h)
   3  *
   4  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   5  *
   6  * Written by Karl Bongers karl@turbobit.com
   7  *
   8  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   9  *
  10  */
  11
  12 /* This file is part of microcontroller simulator: ucsim.
  13
  14 UCSIM is free software; you can redistribute it and/or modify
  15 it under the terms of the GNU General Public License as published by
  16 the Free Software Foundation; either version 2 of the License, or
  17 (at your option) any later version.
  18
  19 UCSIM is distributed in the hope that it will be useful,
  20 but WITHOUT ANY WARRANTY; without even the implied warranty of
  21 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22 GNU General Public License for more details.
  23
  24 You should have received a copy of the GNU General Public License
  25 along with UCSIM; see the file COPYING.  If not, write to the Free
  26 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  27 02111-1307, USA. */
  28 /*@1@*/
  29
  30 #ifndef REGSAVR_HEADER
  31 #define REGSAVR_HEADER
  32
  33 #include "ddconfig.h"
  34
  35 struct t_regs
  36 {
  37   int dummy;
  38 };
  39
  40 /* macros suck, can we use inline functions instead
  41    for the same effect? karl
  42 */
  43
  44 /* direct is a special code space for built-in ram and SFR, 1K size */
  45 #ifdef WORDS_BIGENDIAN
  46 #define set_word_direct(_index, _value) { \
  47       mem_direct[(_index)] = (_value >> 8); \
  48       mem_direct[(_index)] = (_value & 0xff); }
  49
  50 #define get_word_direct(_index) \
  51       ( (mem_direct[(_index)] << 8) | mem_direct[(_index)+1] )
  52 #else
  53 #define set_word_direct(_index, _value) { \
  54       wmem_direct[(_index) >> 1] = _value; }
  55 #define get_word_direct(_index) (wmem_direct[(_index) >> 1] )
  56 #endif
  57
  58 #define get_byte_direct(_index) (mem_direct[_index])
  59
  60 /* store to ram */
  61 #define store2(addr, val) { ram->set((t_addr) (addr), val & 0xff); \
  62                             ram->set((t_addr) (addr+1), (val >> 8) & 0xff); }
  63 #define store1(addr, val) ram->set((t_addr) (addr), val)
  64
  65 /* get from ram */
  66 #define get1(addr) ram->get((t_addr) (addr))
  67 #define get2(addr) (ram->get((t_addr) (addr)) | (ram->get((t_addr) (addr+1)) << 8) )
  68
  69 /* get from code */
  70 #define getcode1(addr) rom->get((t_addr) (addr))
  71 #define getcode2(addr) (rom->get((t_addr) (addr)) | (rom->get((t_addr) (addr+1)) << 8) )
  72
  73 /* fetch from opcode code space */
  74 #define fetch2() ((fetch() << 8) | fetch())
  75 #define fetch1() fetch()
  76
  77 /* get a 1 or 2 byte register */
  78 #define reg2(_index) get_reg(1, (_index))
  79 #define reg1(_index) (unsigned char)get_reg(0, (_index))
  80
  81 #define set_byte_direct(_index, _value) { \
  82    mem_direct[_index] = _value; \
  83 }
  84
  85 #define set_reg1(_index, _value) { \
  86   if ((_index) < 3) { /* banked */ \
  87       mem_direct[0x400+(_index)] = _value; \
  88   } else { /* non-banked */ \
  89       mem_direct[0x400+(_index)] = _value; \
  90   } \
  91 }
  92
  93 #define set_reg2(_index, _value) { \
  94   if ((_index) < 3) { /* banked */ \
  95      set_word_direct((0x400+_index), _value); \
  96   } else { /* non-banked */ \
  97      set_word_direct((0x400+_index), _value); \
  98   } \
  99 }
 100
 101 #define set_reg(_word_flag, _index, _value) { \
 102   if (_word_flag) \
 103     { set_reg2((_index), _value) } \
 104   else \
 105     { set_reg1((_index), _value) } \
 106 }
 107
 108   /* R7 mirrors 1 of 2 real SP's */
 109 #define set_sp(_value) { \
 110   { set_word_direct(0x400+(7*2), _value); } \
 111 }
 112
 113 #define get_sp() ((TYPE_UWORD)(get_word_direct(0x400+(7*2))))
 114
 115 // fixme: I don't know where the psw is kept, just want to compile...
 116 #define get_psw() ((TYPE_UWORD)(get_word_direct(0x400+(0x80*2))))
 117 #define set_psw(_flags) set_word_direct(0x400+(0x80*2), _flags)
 118
 119 #if 0
 120 --------------------------------------------------------------------
 121 Notes:
 122  Register layout:
 123
 124 f: {unused slot(word accessable only) for R8-R15}
 125 e: R7h,R7l  Stack pointer, ptr to USP(PSW.SM=0), or SSP(PSW.SM=1)
 126 c: R6h,R6l
 127 a: R5h,R5l
 128 8: R4h,R4l
 129 below are the banked registers which mirror(B0..B3) depending on
 130 PSW.(RS0,RS1)
 131 6: R3h,R3l
 132 4: R2h,R2l
 133 2: R1h,R1l
 134 0: R0h,R0l
 135
 136 Registers are all bit addressable as:
 137 2: bx1f,bx1e...b8(R0h)  bx17,bx16..bx10(R0l)
 138 0: bxf,bxe...b8(R0h)  b7,b6..b0(R0l)
 139
 140 Memory is little endian:
 141 addr0: LSB
 142 addr1: MSB
 143
 144 Data word access limited to word boundaries.  If non-word address used,
 145 then will act as lesser word alignment used(addr b0=0).
 146 (note: trigger an exception in simulator if otherwise).
 147
 148 Internal memory takes precedence over external memory, unless
 149 explicit movx used.
 150
 151 64K segment memory layout, bank registers used include:
 152 DS(data segment) and ES(extra segment) and forms high byte of
 153 24 bit address.  Stack is in DS, so ES typically used to access
 154 user data.
 155
 156 SFR(1K direct space) is above normal 1K direct address space(0-3FFH)
 157 between 400H to 7FFH.
 158
 159 Branch targets must reside on even boundaries
 160 (note: trigger an exception in simulator if otherwise).
 161
 162 MOVC instructions use either PC(SSEL.4=0) or CS(SSEL.4=1) register.
 163
 164 Core SFRs:
 165 PCON, SCR, SSEL, PSWH, PSWL, CS, ES, DS
 166 (1K SFR space)
 167 400H-43FH are bit or byte accesable.
 168 400H-5FFH is for built in SFR hardware.
 169 600H-7FFH is for external SFR hardware access.
 170 SFR access is independent of segment regs.
 171 SFR inacessable from indirect addressing(must use direct-addr in opcodes).
 172
 173 Bit space:
 174 0 to ffH - R0 to R15
 175 100H to 1ffH - 20h to 3fH(direct ram, relative to DS)
 176 200H to 3FFH - 400H to 43FH(on board SFRs)
 177
 178 PSW Flags: Carry(C), Aux Carry(AC), Overflow(V), Negative(N), Zero(Z).
 179
 180 Stack ptr is pre-decremented, followed by load(word operation),
 181 default SPs are set to 100H.  So first PUSH would go to FEH-FFH.
 182
 183 #endif
 184
 185
 186 // PSW bits...
 187 #define BIT_C  0x80
 188 #define BIT_AC 0x40
 189 #define BIT_V  0x04
 190 #define BIT_N  0x02
 191 #define BIT_Z  0x01
 192 #define BIT_ALL (BIT_C | BIT_AC | BIT_V | BIT_N | BIT_Z)
 193
 194 #endif
 195 /* End of xa.src/regsxa.h */