git.gag.com Git - hw/cncfpga/blob - packages/0603diode.fp

   1         # grab the input values and convert to 1/100 mil
   2         # how much to grow the pads by for soldermask [1/100 mil]
   3         # clearance from planes [1/100 mil]
   4         # silk screen width  [1/100 mil]
   5         # courtyard silk screen width  [1/100 mil]
   6 # element_flags, description, pcb-name, value, mark_x, mark_y,
   7 # text_x, text_y, text_direction, text_scale, text_flags
   8 Element[0x00000000 "Standard SMT resistor, capacitor etc" "" "0603" 0 0 -3150 -3150 0 100 ""]
   9 (
  10 #
  11 # Pad[x1, y1, x2, y2, thickness, clearance, mask, name , pad number, flags]
  12         Pad[-2559 -492
  13                 -2559 492
  14                 2952 2000 3552 "1" "1" "square"]
  15             Pad[2559 -492
  16                 2559 492
  17                 2952 2000 3552 "2" "2" "square"]
  18
  19 #   ElementLine[ -4300 -2300 -4300 2300 1000 ]
  20 #   ElementLine[ -4300 2300 4500 2300 1000 ]
  21 #   ElementLine[ 4500 2300 4500 -2300 1000 ]
  22 #   ElementLine[ 4500 -2300 -4300 -2300 1000 ]
  23    ElementLine[ 4700 2500 4700 -2500 1000 ]
  24    ElementLine[ 4700 2500 3700 2500 1000 ]
  25    ElementLine[ 4700 -2500 3700 -2500 1000 ]
  26
  27 #
  28 # This draws a 1 mil placement courtyard outline in silk.  It should probably
  29 # not be included since you wont want to try and fab a 1 mil silk line.  Then
  30 # again, it is most useful during parts placement.  It really is time for some
  31 # additional non-fab layers...
  32 #       ElementLine[eval(-1*V1/2) eval(-1*V2/2) eval(-1*V1/2) eval(   V2/2) CYW]
  33 #       ElementLine[eval(-1*V1/2) eval(-1*V2/2) eval(   V1/2) eval(-1*V2/2) CYW]
  34 #       ElementLine[eval(   V1/2) eval(   V2/2) eval(   V1/2) eval(-1*V2/2) CYW]
  35 #       ElementLine[eval(   V1/2) eval(   V2/2) eval(-1*V1/2) eval(   V2/2) CYW]
  36 )