git.gag.com Git - fw/sdcc/blob - device/include/pic/pic12f675.h

   1 //
   2 // Register Declarations for Microchip 12F675 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V4514
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P12F675_H
  23 #define P12F675_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define GPIO_ADDR       0x0005
  34 #define PCLATH_ADDR     0x000A
  35 #define INTCON_ADDR     0x000B
  36 #define PIR1_ADDR       0x000C
  37 #define TMR1L_ADDR      0x000E
  38 #define TMR1H_ADDR      0x000F
  39 #define T1CON_ADDR      0x0010
  40 #define CMCON_ADDR      0x0019
  41 #define ADRESH_ADDR     0x001E
  42 #define ADCON0_ADDR     0x001F
  43 #define OPTION_REG_ADDR 0x0081
  44 #define TRISIO_ADDR     0x0085
  45 #define PIE1_ADDR       0x008C
  46 #define PCON_ADDR       0x008E
  47 #define OSCCAL_ADDR     0x0090
  48 #define WPU_ADDR        0x0095
  49 #define IOC_ADDR        0x0096
  50 #define IOCB_ADDR       0x0096
  51 #define VRCON_ADDR      0x0099
  52 #define EEDATA_ADDR     0x009A
  53 #define EEDAT_ADDR      0x009A
  54 #define EEADR_ADDR      0x009B
  55 #define EECON1_ADDR     0x009C
  56 #define EECON2_ADDR     0x009D
  57 #define ADRESL_ADDR     0x009E
  58 #define ANSEL_ADDR      0x009F
  59
  60 //
  61 // Memory organization.
  62 //
  63
  64
  65
  66 //         LIST
  67 // P12F675.INC  Standard Header File, Version 1.04    Microchip Technology, Inc.
  68 //         NOLIST
  69
  70 // This header file defines configurations, registers, and other useful bits of
  71 // information for the PIC12F675 microcontroller.  These names are taken to match
  72 // the data sheets as closely as possible.
  73
  74 // Note that the processor must be selected before this file is
  75 // included.  The processor may be selected the following ways:
  76
  77 //       1. Command line switch:
  78 //               C:\ MPASM MYFILE.ASM /PIC12F675
  79 //       2. LIST directive in the source file
  80 //               LIST   P=PIC12F675
  81 //       3. Processor Type entry in the MPASM full-screen interface
  82
  83 //==========================================================================
  84 //
  85 //       Revision History
  86 //
  87 //==========================================================================
  88 //1.04  07/01/02 Updated configuration bit names
  89 //1.03  05/10/02 Corrected ADCON0 register, added IOC register
  90 //1.02  02/28/02 Updated per datasheet
  91 //1.01  01/31/02 Updated per datasheet
  92 //1.00   08/24/01 Original
  93
  94 //==========================================================================
  95 //
  96 //       Verify Processor
  97 //
  98 //==========================================================================
  99
 100 //        IFNDEF __12F675
 101 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 102 //         ENDIF
 103
 104 //==========================================================================
 105 //
 106 //       Register Definitions
 107 //
 108 //==========================================================================
 109
 110 #define W                    0x0000
 111 #define F                    0x0001
 112
 113 //----- Register Files------------------------------------------------------
 114
 115 extern __data __at (INDF_ADDR) volatile char      INDF;
 116 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 117 extern __data __at (PCL_ADDR) volatile char       PCL;
 118 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 119 extern __sfr  __at (FSR_ADDR)                     FSR;
 120 extern __sfr  __at (GPIO_ADDR)                    GPIO;
 121
 122 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 123 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 124 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 125
 126 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 127 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 128 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 129
 130 extern __sfr  __at (CMCON_ADDR)                   CMCON;
 131
 132 extern __sfr  __at (ADRESH_ADDR)                  ADRESH;
 133 extern __sfr  __at (ADCON0_ADDR)                  ADCON0;
 134
 135
 136 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 137
 138 extern __sfr  __at (TRISIO_ADDR)                  TRISIO;
 139
 140 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 141
 142 extern __sfr  __at (PCON_ADDR)                    PCON;
 143
 144 extern __sfr  __at (OSCCAL_ADDR)                  OSCCAL;
 145
 146 extern __sfr  __at (WPU_ADDR)                     WPU;
 147 extern __sfr  __at (IOC_ADDR)                     IOC;
 148 extern __sfr  __at (IOCB_ADDR)                    IOCB;
 149
 150 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 151 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 152 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 153 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 154 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 155 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 156 extern __sfr  __at (ADRESL_ADDR)                  ADRESL;
 157 extern __sfr  __at (ANSEL_ADDR)                   ANSEL;
 158
 159
 160 //----- STATUS Bits --------------------------------------------------------
 161
 162
 163 //----- GPIO Bits --------------------------------------------------------
 164
 165
 166 //----- INTCON Bits --------------------------------------------------------
 167
 168
 169 //----- PIR1 Bits ----------------------------------------------------------
 170
 171
 172 //----- T1CON Bits ---------------------------------------------------------
 173
 174
 175 //----- COMCON Bits --------------------------------------------------------
 176
 177
 178 //----- ADCON0 Bits --------------------------------------------------------
 179
 180
 181 //----- OPTION Bits --------------------------------------------------------
 182
 183
 184 //----- PIE1 Bits ----------------------------------------------------------
 185
 186
 187 //----- PCON Bits ----------------------------------------------------------
 188
 189
 190 //----- OSCCAL Bits --------------------------------------------------------
 191
 192
 193 //----- IOCB Bits --------------------------------------------------------
 194
 195
 196 //----- IOC Bits --------------------------------------------------------
 197
 198
 199 //----- VRCON Bits ---------------------------------------------------------
 200
 201
 202 //----- EECON1 -------------------------------------------------------------
 203
 204
 205 //----- ANSEL --------------------------------------------------------------
 206
 207
 208 //==========================================================================
 209 //
 210 //       RAM Definition
 211 //
 212 //==========================================================================
 213
 214 //         __MAXRAM H'FF'
 215 //         __BADRAM H'06'-H'09', H'0D', H'11'-H'18', H'1A'-H'1D', H'60'-H'7F'
 216 //         __BADRAM H'86'-H'89', H'8D', H'8F', H'91'-H'94', H'97'-H'98', H'E0'-H'FF'
 217
 218 //==========================================================================
 219 //
 220 //       Configuration Bits
 221 //
 222 //==========================================================================
 223
 224 #define _CPD_ON              0x3EFF
 225 #define _CPD_OFF             0x3FFF
 226 #define _CP_ON               0x3F7F
 227 #define _CP_OFF              0x3FFF
 228 #define _BODEN_ON            0x3FFF
 229 #define _BODEN_OFF           0x3FBF
 230 #define _MCLRE_ON            0x3FFF
 231 #define _MCLRE_OFF           0x3FDF
 232 #define _PWRTE_OFF           0x3FFF
 233 #define _PWRTE_ON            0x3FEF
 234 #define _WDT_ON              0x3FFF
 235 #define _WDT_OFF             0x3FF7
 236 #define _LP_OSC              0x3FF8
 237 #define _XT_OSC              0x3FF9
 238 #define _HS_OSC              0x3FFA
 239 #define _EC_OSC              0x3FFB
 240 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 241 #define _INTRC_OSC_CLKOUT    0x3FFD
 242 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 243 #define _EXTRC_OSC_CLKOUT    0x3FFF
 244
 245 //         LIST
 246
 247 // ----- ADCON0 bits --------------------
 248 typedef union {
 249   struct {
 250     unsigned char ADON:1;
 251     unsigned char GO:1;
 252     unsigned char CHS0:1;
 253     unsigned char CHS1:1;
 254     unsigned char :1;
 255     unsigned char :1;
 256     unsigned char VCFG:1;
 257     unsigned char ADFM:1;
 258   };
 259   struct {
 260     unsigned char :1;
 261     unsigned char NOT_DONE:1;
 262     unsigned char :1;
 263     unsigned char :1;
 264     unsigned char :1;
 265     unsigned char :1;
 266     unsigned char :1;
 267     unsigned char :1;
 268   };
 269   struct {
 270     unsigned char :1;
 271     unsigned char GO_DONE:1;
 272     unsigned char :1;
 273     unsigned char :1;
 274     unsigned char :1;
 275     unsigned char :1;
 276     unsigned char :1;
 277     unsigned char :1;
 278   };
 279 } __ADCON0_bits_t;
 280 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 281
 282 #define ADON                 ADCON0_bits.ADON
 283 #define GO                   ADCON0_bits.GO
 284 #define NOT_DONE             ADCON0_bits.NOT_DONE
 285 #define GO_DONE              ADCON0_bits.GO_DONE
 286 #define CHS0                 ADCON0_bits.CHS0
 287 #define CHS1                 ADCON0_bits.CHS1
 288 #define VCFG                 ADCON0_bits.VCFG
 289 #define ADFM                 ADCON0_bits.ADFM
 290
 291 // ----- ANSEL bits --------------------
 292 typedef union {
 293   struct {
 294     unsigned char ANS0:1;
 295     unsigned char ANS1:1;
 296     unsigned char ANS2:1;
 297     unsigned char ANS3:1;
 298     unsigned char ADCS0:1;
 299     unsigned char ADCS1:1;
 300     unsigned char ADCS2:1;
 301     unsigned char :1;
 302   };
 303 } __ANSEL_bits_t;
 304 extern volatile __ANSEL_bits_t __at(ANSEL_ADDR) ANSEL_bits;
 305
 306 #define ANS0                 ANSEL_bits.ANS0
 307 #define ANS1                 ANSEL_bits.ANS1
 308 #define ANS2                 ANSEL_bits.ANS2
 309 #define ANS3                 ANSEL_bits.ANS3
 310 #define ADCS0                ANSEL_bits.ADCS0
 311 #define ADCS1                ANSEL_bits.ADCS1
 312 #define ADCS2                ANSEL_bits.ADCS2
 313
 314 // ----- CMCON bits --------------------
 315 typedef union {
 316   struct {
 317     unsigned char CM0:1;
 318     unsigned char CM1:1;
 319     unsigned char CM2:1;
 320     unsigned char CIS:1;
 321     unsigned char CINV:1;
 322     unsigned char :1;
 323     unsigned char COUT:1;
 324     unsigned char :1;
 325   };
 326 } __CMCON_bits_t;
 327 extern volatile __CMCON_bits_t __at(CMCON_ADDR) CMCON_bits;
 328
 329 #define CM0                  CMCON_bits.CM0
 330 #define CM1                  CMCON_bits.CM1
 331 #define CM2                  CMCON_bits.CM2
 332 #define CIS                  CMCON_bits.CIS
 333 #define CINV                 CMCON_bits.CINV
 334 #define COUT                 CMCON_bits.COUT
 335
 336 // ----- EECON1 bits --------------------
 337 typedef union {
 338   struct {
 339     unsigned char RD:1;
 340     unsigned char WR:1;
 341     unsigned char WREN:1;
 342     unsigned char WRERR:1;
 343     unsigned char :1;
 344     unsigned char :1;
 345     unsigned char :1;
 346     unsigned char :1;
 347   };
 348 } __EECON1_bits_t;
 349 extern volatile __EECON1_bits_t __at(EECON1_ADDR) EECON1_bits;
 350
 351 #define RD                   EECON1_bits.RD
 352 #define WR                   EECON1_bits.WR
 353 #define WREN                 EECON1_bits.WREN
 354 #define WRERR                EECON1_bits.WRERR
 355
 356 // ----- GPIO bits --------------------
 357 typedef union {
 358   struct {
 359     unsigned char GP0:1;
 360     unsigned char GP1:1;
 361     unsigned char GP2:1;
 362     unsigned char GP3:1;
 363     unsigned char GP4:1;
 364     unsigned char GP5:1;
 365     unsigned char :1;
 366     unsigned char :1;
 367   };
 368   struct {
 369     unsigned char GPIO0:1;
 370     unsigned char GPIO1:1;
 371     unsigned char GPIO2:1;
 372     unsigned char GPIO3:1;
 373     unsigned char GPIO4:1;
 374     unsigned char GPIO5:1;
 375     unsigned char :1;
 376     unsigned char :1;
 377   };
 378 } __GPIO_bits_t;
 379 extern volatile __GPIO_bits_t __at(GPIO_ADDR) GPIO_bits;
 380
 381 #define GP0                  GPIO_bits.GP0
 382 #define GPIO0                GPIO_bits.GPIO0
 383 #define GP1                  GPIO_bits.GP1
 384 #define GPIO1                GPIO_bits.GPIO1
 385 #define GP2                  GPIO_bits.GP2
 386 #define GPIO2                GPIO_bits.GPIO2
 387 #define GP3                  GPIO_bits.GP3
 388 #define GPIO3                GPIO_bits.GPIO3
 389 #define GP4                  GPIO_bits.GP4
 390 #define GPIO4                GPIO_bits.GPIO4
 391 #define GP5                  GPIO_bits.GP5
 392 #define GPIO5                GPIO_bits.GPIO5
 393
 394 // ----- INTCON bits --------------------
 395 typedef union {
 396   struct {
 397     unsigned char GPIF:1;
 398     unsigned char INTF:1;
 399     unsigned char T0IF:1;
 400     unsigned char GPIE:1;
 401     unsigned char INTE:1;
 402     unsigned char T0IE:1;
 403     unsigned char PEIE:1;
 404     unsigned char GIE:1;
 405   };
 406 } __INTCON_bits_t;
 407 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 408
 409 #define GPIF                 INTCON_bits.GPIF
 410 #define INTF                 INTCON_bits.INTF
 411 #define T0IF                 INTCON_bits.T0IF
 412 #define GPIE                 INTCON_bits.GPIE
 413 #define INTE                 INTCON_bits.INTE
 414 #define T0IE                 INTCON_bits.T0IE
 415 #define PEIE                 INTCON_bits.PEIE
 416 #define GIE                  INTCON_bits.GIE
 417
 418 // ----- IOC bits --------------------
 419 typedef union {
 420   struct {
 421     unsigned char IOC0:1;
 422     unsigned char IOC1:1;
 423     unsigned char IOC2:1;
 424     unsigned char IOC3:1;
 425     unsigned char IOC4:1;
 426     unsigned char IOC5:1;
 427     unsigned char :1;
 428     unsigned char :1;
 429   };
 430 } __IOC_bits_t;
 431 extern volatile __IOC_bits_t __at(IOC_ADDR) IOC_bits;
 432
 433 #define IOC0                 IOC_bits.IOC0
 434 #define IOC1                 IOC_bits.IOC1
 435 #define IOC2                 IOC_bits.IOC2
 436 #define IOC3                 IOC_bits.IOC3
 437 #define IOC4                 IOC_bits.IOC4
 438 #define IOC5                 IOC_bits.IOC5
 439
 440 // ----- IOCB bits --------------------
 441 typedef union {
 442   struct {
 443     unsigned char IOCB0:1;
 444     unsigned char IOCB1:1;
 445     unsigned char IOCB2:1;
 446     unsigned char IOCB3:1;
 447     unsigned char IOCB4:1;
 448     unsigned char IOCB5:1;
 449     unsigned char :1;
 450     unsigned char :1;
 451   };
 452 } __IOCB_bits_t;
 453 extern volatile __IOCB_bits_t __at(IOCB_ADDR) IOCB_bits;
 454
 455 #define IOCB0                IOCB_bits.IOCB0
 456 #define IOCB1                IOCB_bits.IOCB1
 457 #define IOCB2                IOCB_bits.IOCB2
 458 #define IOCB3                IOCB_bits.IOCB3
 459 #define IOCB4                IOCB_bits.IOCB4
 460 #define IOCB5                IOCB_bits.IOCB5
 461
 462 // ----- OPTION_REG bits --------------------
 463 typedef union {
 464   struct {
 465     unsigned char PS0:1;
 466     unsigned char PS1:1;
 467     unsigned char PS2:1;
 468     unsigned char PSA:1;
 469     unsigned char T0SE:1;
 470     unsigned char T0CS:1;
 471     unsigned char INTEDG:1;
 472     unsigned char NOT_GPPU:1;
 473   };
 474 } __OPTION_REG_bits_t;
 475 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 476
 477 #define PS0                  OPTION_REG_bits.PS0
 478 #define PS1                  OPTION_REG_bits.PS1
 479 #define PS2                  OPTION_REG_bits.PS2
 480 #define PSA                  OPTION_REG_bits.PSA
 481 #define T0SE                 OPTION_REG_bits.T0SE
 482 #define T0CS                 OPTION_REG_bits.T0CS
 483 #define INTEDG               OPTION_REG_bits.INTEDG
 484 #define NOT_GPPU             OPTION_REG_bits.NOT_GPPU
 485
 486 // ----- OSCCAL bits --------------------
 487 typedef union {
 488   struct {
 489     unsigned char :1;
 490     unsigned char :1;
 491     unsigned char CAL0:1;
 492     unsigned char CAL1:1;
 493     unsigned char CAL2:1;
 494     unsigned char CAL3:1;
 495     unsigned char CAL4:1;
 496     unsigned char CAL5:1;
 497   };
 498 } __OSCCAL_bits_t;
 499 extern volatile __OSCCAL_bits_t __at(OSCCAL_ADDR) OSCCAL_bits;
 500
 501 #define CAL0                 OSCCAL_bits.CAL0
 502 #define CAL1                 OSCCAL_bits.CAL1
 503 #define CAL2                 OSCCAL_bits.CAL2
 504 #define CAL3                 OSCCAL_bits.CAL3
 505 #define CAL4                 OSCCAL_bits.CAL4
 506 #define CAL5                 OSCCAL_bits.CAL5
 507
 508 // ----- PCON bits --------------------
 509 typedef union {
 510   struct {
 511     unsigned char NOT_BOD:1;
 512     unsigned char NOT_POR:1;
 513     unsigned char :1;
 514     unsigned char :1;
 515     unsigned char :1;
 516     unsigned char :1;
 517     unsigned char :1;
 518     unsigned char :1;
 519   };
 520 } __PCON_bits_t;
 521 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 522
 523 #define NOT_BOD              PCON_bits.NOT_BOD
 524 #define NOT_POR              PCON_bits.NOT_POR
 525
 526 // ----- PIE1 bits --------------------
 527 typedef union {
 528   struct {
 529     unsigned char T1IE:1;
 530     unsigned char :1;
 531     unsigned char :1;
 532     unsigned char CMIE:1;
 533     unsigned char :1;
 534     unsigned char :1;
 535     unsigned char ADIE:1;
 536     unsigned char EEIE:1;
 537   };
 538   struct {
 539     unsigned char TMR1IE:1;
 540     unsigned char :1;
 541     unsigned char :1;
 542     unsigned char :1;
 543     unsigned char :1;
 544     unsigned char :1;
 545     unsigned char :1;
 546     unsigned char :1;
 547   };
 548 } __PIE1_bits_t;
 549 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 550
 551 #define T1IE                 PIE1_bits.T1IE
 552 #define TMR1IE               PIE1_bits.TMR1IE
 553 #define CMIE                 PIE1_bits.CMIE
 554 #define ADIE                 PIE1_bits.ADIE
 555 #define EEIE                 PIE1_bits.EEIE
 556
 557 // ----- PIR1 bits --------------------
 558 typedef union {
 559   struct {
 560     unsigned char T1IF:1;
 561     unsigned char :1;
 562     unsigned char :1;
 563     unsigned char CMIF:1;
 564     unsigned char :1;
 565     unsigned char :1;
 566     unsigned char ADIF:1;
 567     unsigned char EEIF:1;
 568   };
 569   struct {
 570     unsigned char TMR1IF:1;
 571     unsigned char :1;
 572     unsigned char :1;
 573     unsigned char :1;
 574     unsigned char :1;
 575     unsigned char :1;
 576     unsigned char :1;
 577     unsigned char :1;
 578   };
 579 } __PIR1_bits_t;
 580 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 581
 582 #define T1IF                 PIR1_bits.T1IF
 583 #define TMR1IF               PIR1_bits.TMR1IF
 584 #define CMIF                 PIR1_bits.CMIF
 585 #define ADIF                 PIR1_bits.ADIF
 586 #define EEIF                 PIR1_bits.EEIF
 587
 588 // ----- STATUS bits --------------------
 589 typedef union {
 590   struct {
 591     unsigned char C:1;
 592     unsigned char DC:1;
 593     unsigned char Z:1;
 594     unsigned char NOT_PD:1;
 595     unsigned char NOT_TO:1;
 596     unsigned char RP0:1;
 597     unsigned char RP1:1;
 598     unsigned char IRP:1;
 599   };
 600 } __STATUS_bits_t;
 601 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 602
 603 #define C                    STATUS_bits.C
 604 #define DC                   STATUS_bits.DC
 605 #define Z                    STATUS_bits.Z
 606 #define NOT_PD               STATUS_bits.NOT_PD
 607 #define NOT_TO               STATUS_bits.NOT_TO
 608 #define RP0                  STATUS_bits.RP0
 609 #define RP1                  STATUS_bits.RP1
 610 #define IRP                  STATUS_bits.IRP
 611
 612 // ----- T1CON bits --------------------
 613 typedef union {
 614   struct {
 615     unsigned char TMR1ON:1;
 616     unsigned char TMR1CS:1;
 617     unsigned char NOT_T1SYNC:1;
 618     unsigned char T1OSCEN:1;
 619     unsigned char T1CKPS0:1;
 620     unsigned char T1CKPS1:1;
 621     unsigned char TMR1GE:1;
 622     unsigned char :1;
 623   };
 624 } __T1CON_bits_t;
 625 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 626
 627 #define TMR1ON               T1CON_bits.TMR1ON
 628 #define TMR1CS               T1CON_bits.TMR1CS
 629 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 630 #define T1OSCEN              T1CON_bits.T1OSCEN
 631 #define T1CKPS0              T1CON_bits.T1CKPS0
 632 #define T1CKPS1              T1CON_bits.T1CKPS1
 633 #define TMR1GE               T1CON_bits.TMR1GE
 634
 635 // ----- VRCON bits --------------------
 636 typedef union {
 637   struct {
 638     unsigned char VR0:1;
 639     unsigned char VR1:1;
 640     unsigned char VR2:1;
 641     unsigned char VR3:1;
 642     unsigned char :1;
 643     unsigned char VRR:1;
 644     unsigned char :1;
 645     unsigned char VREN:1;
 646   };
 647 } __VRCON_bits_t;
 648 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 649
 650 #define VR0                  VRCON_bits.VR0
 651 #define VR1                  VRCON_bits.VR1
 652 #define VR2                  VRCON_bits.VR2
 653 #define VR3                  VRCON_bits.VR3
 654 #define VRR                  VRCON_bits.VRR
 655 #define VREN                 VRCON_bits.VREN
 656
 657 #endif