git.gag.com Git - debian/gnuradio/blob - usrp/fpga/sdr_lib/rssi.v

   1
   2
   3 module rssi (input clock, input reset, input enable,
   4              input [11:0] adc, output [15:0] rssi, output [15:0] over_count);
   5
   6    wire                   over_hi = (adc == 12'h7FF);
   7    wire                   over_lo = (adc == 12'h800);
   8    wire                   over = over_hi | over_lo;
   9
  10    reg [25:0]             over_count_int;
  11    always @(posedge clock)
  12      if(reset | ~enable)
  13        over_count_int <= #1 26'd0;
  14      else
  15        over_count_int <= #1 over_count_int + (over ? 26'd65535 : 26'd0) - over_count_int[25:10];
  16
  17    assign      over_count = over_count_int[25:10];
  18
  19    wire [11:0] abs_adc = adc[11] ? ~adc : adc;
  20
  21    reg [25:0]  rssi_int;
  22    always @(posedge clock)
  23      if(reset | ~enable)
  24        rssi_int <= #1 26'd0;
  25      else
  26        rssi_int <= #1 rssi_int + abs_adc - rssi_int[25:10];
  27
  28    assign      rssi = rssi_int[25:10];
  29
  30 endmodule // rssi