git.gag.com Git - debian/cc1111/blob - device/lib/pic16/libdev/pic18f4523.c

   1 /*
   2  * pic18f4523.c - device specific definitions
   3  *
   4  * This file is part of the GNU PIC library for SDCC,
   5  * originally devised by Vangelis Rokas <vrokas AT otenet.gr>
   6  *
   7  * It has been automatically generated by inc2h-pic16.pl,
   8  * (c) 2007 by Raphael Neider <rneider AT web.de>
   9  */
  10
  11 #include <pic18f4523.h>
  12
  13
  14 __sfr __at (0xF80) PORTA;
  15 volatile __PORTAbits_t __at (0xF80) PORTAbits;
  16
  17 __sfr __at (0xF81) PORTB;
  18 volatile __PORTBbits_t __at (0xF81) PORTBbits;
  19
  20 __sfr __at (0xF82) PORTC;
  21 volatile __PORTCbits_t __at (0xF82) PORTCbits;
  22
  23 __sfr __at (0xF83) PORTD;
  24 volatile __PORTDbits_t __at (0xF83) PORTDbits;
  25
  26 __sfr __at (0xF84) PORTE;
  27 volatile __PORTEbits_t __at (0xF84) PORTEbits;
  28
  29 __sfr __at (0xF89) LATA;
  30 volatile __LATAbits_t __at (0xF89) LATAbits;
  31
  32 __sfr __at (0xF8A) LATB;
  33 volatile __LATBbits_t __at (0xF8A) LATBbits;
  34
  35 __sfr __at (0xF8B) LATC;
  36 volatile __LATCbits_t __at (0xF8B) LATCbits;
  37
  38 __sfr __at (0xF8C) LATD;
  39 volatile __LATDbits_t __at (0xF8C) LATDbits;
  40
  41 __sfr __at (0xF8D) LATE;
  42 volatile __LATEbits_t __at (0xF8D) LATEbits;
  43
  44 __sfr __at (0xF92) DDRA;
  45 volatile __DDRAbits_t __at (0xF92) DDRAbits;
  46
  47 __sfr __at (0xF92) TRISA;
  48 volatile __TRISAbits_t __at (0xF92) TRISAbits;
  49
  50 __sfr __at (0xF93) DDRB;
  51 volatile __DDRBbits_t __at (0xF93) DDRBbits;
  52
  53 __sfr __at (0xF93) TRISB;
  54 volatile __TRISBbits_t __at (0xF93) TRISBbits;
  55
  56 __sfr __at (0xF94) DDRC;
  57 volatile __DDRCbits_t __at (0xF94) DDRCbits;
  58
  59 __sfr __at (0xF94) TRISC;
  60 volatile __TRISCbits_t __at (0xF94) TRISCbits;
  61
  62 __sfr __at (0xF95) DDRD;
  63 volatile __DDRDbits_t __at (0xF95) DDRDbits;
  64
  65 __sfr __at (0xF95) TRISD;
  66 volatile __TRISDbits_t __at (0xF95) TRISDbits;
  67
  68 __sfr __at (0xF96) DDRE;
  69 volatile __DDREbits_t __at (0xF96) DDREbits;
  70
  71 __sfr __at (0xF96) TRISE;
  72 volatile __TRISEbits_t __at (0xF96) TRISEbits;
  73
  74 __sfr __at (0xF9B) OSCTUNE;
  75 volatile __OSCTUNEbits_t __at (0xF9B) OSCTUNEbits;
  76
  77 __sfr __at (0xF9D) PIE1;
  78 volatile __PIE1bits_t __at (0xF9D) PIE1bits;
  79
  80 __sfr __at (0xF9E) PIR1;
  81 volatile __PIR1bits_t __at (0xF9E) PIR1bits;
  82
  83 __sfr __at (0xF9F) IPR1;
  84 volatile __IPR1bits_t __at (0xF9F) IPR1bits;
  85
  86 __sfr __at (0xFA0) PIE2;
  87 volatile __PIE2bits_t __at (0xFA0) PIE2bits;
  88
  89 __sfr __at (0xFA1) PIR2;
  90 volatile __PIR2bits_t __at (0xFA1) PIR2bits;
  91
  92 __sfr __at (0xFA2) IPR2;
  93 volatile __IPR2bits_t __at (0xFA2) IPR2bits;
  94
  95 __sfr __at (0xFA6) EECON1;
  96 volatile __EECON1bits_t __at (0xFA6) EECON1bits;
  97
  98 __sfr __at (0xFA7) EECON2;
  99
 100 __sfr __at (0xFA8) EEDATA;
 101
 102 __sfr __at (0xFA9) EEADR;
 103
 104 __sfr __at (0xFAB) RCSTA;
 105 volatile __RCSTAbits_t __at (0xFAB) RCSTAbits;
 106
 107 __sfr __at (0xFAC) TXSTA;
 108 volatile __TXSTAbits_t __at (0xFAC) TXSTAbits;
 109
 110 __sfr __at (0xFAD) TXREG;
 111
 112 __sfr __at (0xFAE) RCREG;
 113
 114 __sfr __at (0xFAF) SPBRG;
 115
 116 __sfr __at (0xFB0) SPBRGH;
 117
 118 __sfr __at (0xFB1) T3CON;
 119 volatile __T3CONbits_t __at (0xFB1) T3CONbits;
 120
 121 __sfr __at (0xFB2) TMR3L;
 122
 123 __sfr __at (0xFB3) TMR3H;
 124
 125 __sfr __at (0xFB4) CMCON;
 126 volatile __CMCONbits_t __at (0xFB4) CMCONbits;
 127
 128 __sfr __at (0xFB5) CVRCON;
 129 volatile __CVRCONbits_t __at (0xFB5) CVRCONbits;
 130
 131 __sfr __at (0xFB6) ECCP1AS;
 132 volatile __ECCP1ASbits_t __at (0xFB6) ECCP1ASbits;
 133
 134 __sfr __at (0xFB7) PWM1CON;
 135 volatile __PWM1CONbits_t __at (0xFB7) PWM1CONbits;
 136
 137 __sfr __at (0xFB8) BAUDCON;
 138 volatile __BAUDCONbits_t __at (0xFB8) BAUDCONbits;
 139
 140 __sfr __at (0xFB8) BAUDCTL;
 141 volatile __BAUDCTLbits_t __at (0xFB8) BAUDCTLbits;
 142
 143 __sfr __at (0xFBA) CCP2CON;
 144 volatile __CCP2CONbits_t __at (0xFBA) CCP2CONbits;
 145
 146 __sfr __at (0xFBB) CCPR2;
 147
 148 __sfr __at (0xFBB) CCPR2L;
 149
 150 __sfr __at (0xFBC) CCPR2H;
 151
 152 __sfr __at (0xFBD) CCP1CON;
 153 volatile __CCP1CONbits_t __at (0xFBD) CCP1CONbits;
 154
 155 __sfr __at (0xFBE) CCPR1;
 156
 157 __sfr __at (0xFBE) CCPR1L;
 158
 159 __sfr __at (0xFBF) CCPR1H;
 160
 161 __sfr __at (0xFC0) ADCON2;
 162 volatile __ADCON2bits_t __at (0xFC0) ADCON2bits;
 163
 164 __sfr __at (0xFC1) ADCON1;
 165 volatile __ADCON1bits_t __at (0xFC1) ADCON1bits;
 166
 167 __sfr __at (0xFC2) ADCON0;
 168 volatile __ADCON0bits_t __at (0xFC2) ADCON0bits;
 169
 170 __sfr __at (0xFC3) ADRES;
 171
 172 __sfr __at (0xFC3) ADRESL;
 173
 174 __sfr __at (0xFC4) ADRESH;
 175
 176 __sfr __at (0xFC5) SSPCON2;
 177 volatile __SSPCON2bits_t __at (0xFC5) SSPCON2bits;
 178
 179 __sfr __at (0xFC6) SSPCON1;
 180 volatile __SSPCON1bits_t __at (0xFC6) SSPCON1bits;
 181
 182 __sfr __at (0xFC7) SSPSTAT;
 183 volatile __SSPSTATbits_t __at (0xFC7) SSPSTATbits;
 184
 185 __sfr __at (0xFC8) SSPADD;
 186
 187 __sfr __at (0xFC9) SSPBUF;
 188
 189 __sfr __at (0xFCA) T2CON;
 190 volatile __T2CONbits_t __at (0xFCA) T2CONbits;
 191
 192 __sfr __at (0xFCB) PR2;
 193
 194 __sfr __at (0xFCC) TMR2;
 195
 196 __sfr __at (0xFCD) T1CON;
 197 volatile __T1CONbits_t __at (0xFCD) T1CONbits;
 198
 199 __sfr __at (0xFCE) TMR1L;
 200
 201 __sfr __at (0xFCF) TMR1H;
 202
 203 __sfr __at (0xFD0) RCON;
 204 volatile __RCONbits_t __at (0xFD0) RCONbits;
 205
 206 __sfr __at (0xFD1) WDTCON;
 207 volatile __WDTCONbits_t __at (0xFD1) WDTCONbits;
 208
 209 __sfr __at (0xFD2) HLVDCON;
 210 volatile __HLVDCONbits_t __at (0xFD2) HLVDCONbits;
 211
 212 __sfr __at (0xFD2) LVDCON;
 213 volatile __LVDCONbits_t __at (0xFD2) LVDCONbits;
 214
 215 __sfr __at (0xFD3) OSCCON;
 216 volatile __OSCCONbits_t __at (0xFD3) OSCCONbits;
 217
 218 __sfr __at (0xFD5) T0CON;
 219 volatile __T0CONbits_t __at (0xFD5) T0CONbits;
 220
 221 __sfr __at (0xFD6) TMR0L;
 222
 223 __sfr __at (0xFD7) TMR0H;
 224
 225 __sfr __at (0xFD8) STATUS;
 226 volatile __STATUSbits_t __at (0xFD8) STATUSbits;
 227
 228 __sfr __at (0xFD9) FSR2L;
 229
 230 __sfr __at (0xFDA) FSR2H;
 231
 232 __sfr __at (0xFDB) PLUSW2;
 233
 234 __sfr __at (0xFDC) PREINC2;
 235
 236 __sfr __at (0xFDD) POSTDEC2;
 237
 238 __sfr __at (0xFDE) POSTINC2;
 239
 240 __sfr __at (0xFDF) INDF2;
 241
 242 __sfr __at (0xFE0) BSR;
 243
 244 __sfr __at (0xFE1) FSR1L;
 245
 246 __sfr __at (0xFE2) FSR1H;
 247
 248 __sfr __at (0xFE3) PLUSW1;
 249
 250 __sfr __at (0xFE4) PREINC1;
 251
 252 __sfr __at (0xFE5) POSTDEC1;
 253
 254 __sfr __at (0xFE6) POSTINC1;
 255
 256 __sfr __at (0xFE7) INDF1;
 257
 258 __sfr __at (0xFE8) WREG;
 259
 260 __sfr __at (0xFE9) FSR0L;
 261
 262 __sfr __at (0xFEA) FSR0H;
 263
 264 __sfr __at (0xFEB) PLUSW0;
 265
 266 __sfr __at (0xFEC) PREINC0;
 267
 268 __sfr __at (0xFED) POSTDEC0;
 269
 270 __sfr __at (0xFEE) POSTINC0;
 271
 272 __sfr __at (0xFEF) INDF0;
 273
 274 __sfr __at (0xFF0) INTCON3;
 275 volatile __INTCON3bits_t __at (0xFF0) INTCON3bits;
 276
 277 __sfr __at (0xFF1) INTCON2;
 278 volatile __INTCON2bits_t __at (0xFF1) INTCON2bits;
 279
 280 __sfr __at (0xFF2) INTCON;
 281 volatile __INTCONbits_t __at (0xFF2) INTCONbits;
 282
 283 __sfr __at (0xFF3) PROD;
 284
 285 __sfr __at (0xFF3) PRODL;
 286
 287 __sfr __at (0xFF4) PRODH;
 288
 289 __sfr __at (0xFF5) TABLAT;
 290
 291 __sfr __at (0xFF6) TBLPTR;
 292
 293 __sfr __at (0xFF6) TBLPTRL;
 294
 295 __sfr __at (0xFF7) TBLPTRH;
 296
 297 __sfr __at (0xFF8) TBLPTRU;
 298
 299 __sfr __at (0xFF9) PC;
 300
 301 __sfr __at (0xFF9) PCL;
 302
 303 __sfr __at (0xFFA) PCLATH;
 304
 305 __sfr __at (0xFFB) PCLATU;
 306
 307 __sfr __at (0xFFC) STKPTR;
 308 volatile __STKPTRbits_t __at (0xFFC) STKPTRbits;
 309
 310 __sfr __at (0xFFD) TOS;
 311
 312 __sfr __at (0xFFD) TOSL;
 313
 314 __sfr __at (0xFFE) TOSH;
 315
 316 __sfr __at (0xFFF) TOSU;
 317
 318