git.gag.com Git - debian/cc1111/blob - device/lib/pic16/libdev/pic18f24j10.c

   1 /*
   2  * pic18f24j10.c - device specific definitions
   3  *
   4  * This file is part of the GNU PIC library for SDCC,
   5  * originally devised by Vangelis Rokas <vrokas AT otenet.gr>
   6  *
   7  * It has been automatically generated by inc2h-pic16.pl,
   8  * (c) 2007 by Raphael Neider <rneider AT web.de>
   9  */
  10
  11 #include <pic18f24j10.h>
  12
  13
  14 __sfr __at (0xF80) PORTA;
  15 volatile __PORTAbits_t __at (0xF80) PORTAbits;
  16
  17 __sfr __at (0xF81) PORTB;
  18 volatile __PORTBbits_t __at (0xF81) PORTBbits;
  19
  20 __sfr __at (0xF82) PORTC;
  21 volatile __PORTCbits_t __at (0xF82) PORTCbits;
  22
  23 __sfr __at (0xF89) LATA;
  24 volatile __LATAbits_t __at (0xF89) LATAbits;
  25
  26 __sfr __at (0xF8A) LATB;
  27 volatile __LATBbits_t __at (0xF8A) LATBbits;
  28
  29 __sfr __at (0xF8B) LATC;
  30 volatile __LATCbits_t __at (0xF8B) LATCbits;
  31
  32 __sfr __at (0xF92) DDRA;
  33 volatile __DDRAbits_t __at (0xF92) DDRAbits;
  34
  35 __sfr __at (0xF92) TRISA;
  36 volatile __TRISAbits_t __at (0xF92) TRISAbits;
  37
  38 __sfr __at (0xF93) DDRB;
  39 volatile __DDRBbits_t __at (0xF93) DDRBbits;
  40
  41 __sfr __at (0xF93) TRISB;
  42 volatile __TRISBbits_t __at (0xF93) TRISBbits;
  43
  44 __sfr __at (0xF94) DDRC;
  45 volatile __DDRCbits_t __at (0xF94) DDRCbits;
  46
  47 __sfr __at (0xF94) TRISC;
  48 volatile __TRISCbits_t __at (0xF94) TRISCbits;
  49
  50 __sfr __at (0xF9B) OSCTUNE;
  51 volatile __OSCTUNEbits_t __at (0xF9B) OSCTUNEbits;
  52
  53 __sfr __at (0xF9D) PIE1;
  54 volatile __PIE1bits_t __at (0xF9D) PIE1bits;
  55
  56 __sfr __at (0xF9E) PIR1;
  57 volatile __PIR1bits_t __at (0xF9E) PIR1bits;
  58
  59 __sfr __at (0xF9F) IPR1;
  60 volatile __IPR1bits_t __at (0xF9F) IPR1bits;
  61
  62 __sfr __at (0xFA0) PIE2;
  63 volatile __PIE2bits_t __at (0xFA0) PIE2bits;
  64
  65 __sfr __at (0xFA1) PIR2;
  66 volatile __PIR2bits_t __at (0xFA1) PIR2bits;
  67
  68 __sfr __at (0xFA2) IPR2;
  69 volatile __IPR2bits_t __at (0xFA2) IPR2bits;
  70
  71 __sfr __at (0xFA3) PIE3;
  72 volatile __PIE3bits_t __at (0xFA3) PIE3bits;
  73
  74 __sfr __at (0xFA4) PIR3;
  75 volatile __PIR3bits_t __at (0xFA4) PIR3bits;
  76
  77 __sfr __at (0xFA5) IPR3;
  78 volatile __IPR3bits_t __at (0xFA5) IPR3bits;
  79
  80 __sfr __at (0xFA6) EECON1;
  81 volatile __EECON1bits_t __at (0xFA6) EECON1bits;
  82
  83 __sfr __at (0xFA7) EECON2;
  84
  85 __sfr __at (0xFAB) RCSTA;
  86 volatile __RCSTAbits_t __at (0xFAB) RCSTAbits;
  87
  88 __sfr __at (0xFAB) RCSTA1;
  89 volatile __RCSTA1bits_t __at (0xFAB) RCSTA1bits;
  90
  91 __sfr __at (0xFAC) TXSTA;
  92 volatile __TXSTAbits_t __at (0xFAC) TXSTAbits;
  93
  94 __sfr __at (0xFAC) TXSTA1;
  95 volatile __TXSTA1bits_t __at (0xFAC) TXSTA1bits;
  96
  97 __sfr __at (0xFAD) TXREG;
  98
  99 __sfr __at (0xFAD) TXREG1;
 100
 101 __sfr __at (0xFAE) RCREG;
 102
 103 __sfr __at (0xFAE) RCREG1;
 104
 105 __sfr __at (0xFAF) SPBRG;
 106
 107 __sfr __at (0xFAF) SPBRG1;
 108
 109 __sfr __at (0xFB0) SPBRGH;
 110
 111 __sfr __at (0xFB4) CMCON;
 112 volatile __CMCONbits_t __at (0xFB4) CMCONbits;
 113
 114 __sfr __at (0xFB5) CVRCON;
 115 volatile __CVRCONbits_t __at (0xFB5) CVRCONbits;
 116
 117 __sfr __at (0xFB6) ECCP1AS;
 118 volatile __ECCP1ASbits_t __at (0xFB6) ECCP1ASbits;
 119
 120 __sfr __at (0xFB7) ECCP1DEL;
 121 volatile __ECCP1DELbits_t __at (0xFB7) ECCP1DELbits;
 122
 123 __sfr __at (0xFB7) PWM1CON;
 124 volatile __PWM1CONbits_t __at (0xFB7) PWM1CONbits;
 125
 126 __sfr __at (0xFB8) BAUDCON;
 127 volatile __BAUDCONbits_t __at (0xFB8) BAUDCONbits;
 128
 129 __sfr __at (0xFB8) BAUDCTL;
 130 volatile __BAUDCTLbits_t __at (0xFB8) BAUDCTLbits;
 131
 132 __sfr __at (0xFBA) CCP2CON;
 133 volatile __CCP2CONbits_t __at (0xFBA) CCP2CONbits;
 134
 135 __sfr __at (0xFBB) CCPR2;
 136
 137 __sfr __at (0xFBB) CCPR2L;
 138
 139 __sfr __at (0xFBC) CCPR2H;
 140
 141 __sfr __at (0xFBD) CCP1CON;
 142 volatile __CCP1CONbits_t __at (0xFBD) CCP1CONbits;
 143
 144 __sfr __at (0xFBE) CCPR1;
 145
 146 __sfr __at (0xFBE) CCPR1L;
 147
 148 __sfr __at (0xFBF) CCPR1H;
 149
 150 __sfr __at (0xFC0) ADCON2;
 151 volatile __ADCON2bits_t __at (0xFC0) ADCON2bits;
 152
 153 __sfr __at (0xFC1) ADCON1;
 154 volatile __ADCON1bits_t __at (0xFC1) ADCON1bits;
 155
 156 __sfr __at (0xFC2) ADCON0;
 157 volatile __ADCON0bits_t __at (0xFC2) ADCON0bits;
 158
 159 __sfr __at (0xFC3) ADRES;
 160
 161 __sfr __at (0xFC3) ADRESL;
 162
 163 __sfr __at (0xFC4) ADRESH;
 164
 165 __sfr __at (0xFC5) SSP1CON2;
 166 volatile __SSP1CON2bits_t __at (0xFC5) SSP1CON2bits;
 167
 168 __sfr __at (0xFC5) SSPCON2;
 169 volatile __SSPCON2bits_t __at (0xFC5) SSPCON2bits;
 170
 171 __sfr __at (0xFC6) SSP1CON1;
 172 volatile __SSP1CON1bits_t __at (0xFC6) SSP1CON1bits;
 173
 174 __sfr __at (0xFC6) SSPCON1;
 175 volatile __SSPCON1bits_t __at (0xFC6) SSPCON1bits;
 176
 177 __sfr __at (0xFC7) SSP1STAT;
 178 volatile __SSP1STATbits_t __at (0xFC7) SSP1STATbits;
 179
 180 __sfr __at (0xFC7) SSPSTAT;
 181 volatile __SSPSTATbits_t __at (0xFC7) SSPSTATbits;
 182
 183 __sfr __at (0xFC8) SSP1ADD;
 184
 185 __sfr __at (0xFC8) SSPADD;
 186
 187 __sfr __at (0xFC9) SSP1BUF;
 188
 189 __sfr __at (0xFC9) SSPBUF;
 190
 191 __sfr __at (0xFCA) T2CON;
 192 volatile __T2CONbits_t __at (0xFCA) T2CONbits;
 193
 194 __sfr __at (0xFCB) PR2;
 195
 196 __sfr __at (0xFCC) TMR2;
 197
 198 __sfr __at (0xFCD) T1CON;
 199 volatile __T1CONbits_t __at (0xFCD) T1CONbits;
 200
 201 __sfr __at (0xFCE) TMR1L;
 202
 203 __sfr __at (0xFCF) TMR1H;
 204
 205 __sfr __at (0xFD0) RCON;
 206 volatile __RCONbits_t __at (0xFD0) RCONbits;
 207
 208 __sfr __at (0xFD1) WDTCON;
 209 volatile __WDTCONbits_t __at (0xFD1) WDTCONbits;
 210
 211 __sfr __at (0xFD3) OSCCON;
 212 volatile __OSCCONbits_t __at (0xFD3) OSCCONbits;
 213
 214 __sfr __at (0xFD5) T0CON;
 215 volatile __T0CONbits_t __at (0xFD5) T0CONbits;
 216
 217 __sfr __at (0xFD6) TMR0L;
 218
 219 __sfr __at (0xFD7) TMR0H;
 220
 221 __sfr __at (0xFD8) STATUS;
 222 volatile __STATUSbits_t __at (0xFD8) STATUSbits;
 223
 224 __sfr __at (0xFD9) FSR2L;
 225
 226 __sfr __at (0xFDA) FSR2H;
 227
 228 __sfr __at (0xFDB) PLUSW2;
 229
 230 __sfr __at (0xFDC) PREINC2;
 231
 232 __sfr __at (0xFDD) POSTDEC2;
 233
 234 __sfr __at (0xFDE) POSTINC2;
 235
 236 __sfr __at (0xFDF) INDF2;
 237
 238 __sfr __at (0xFE0) BSR;
 239
 240 __sfr __at (0xFE1) FSR1L;
 241
 242 __sfr __at (0xFE2) FSR1H;
 243
 244 __sfr __at (0xFE3) PLUSW1;
 245
 246 __sfr __at (0xFE4) PREINC1;
 247
 248 __sfr __at (0xFE5) POSTDEC1;
 249
 250 __sfr __at (0xFE6) POSTINC1;
 251
 252 __sfr __at (0xFE7) INDF1;
 253
 254 __sfr __at (0xFE8) WREG;
 255
 256 __sfr __at (0xFE9) FSR0L;
 257
 258 __sfr __at (0xFEA) FSR0H;
 259
 260 __sfr __at (0xFEB) PLUSW0;
 261
 262 __sfr __at (0xFEC) PREINC0;
 263
 264 __sfr __at (0xFED) POSTDEC0;
 265
 266 __sfr __at (0xFEE) POSTINC0;
 267
 268 __sfr __at (0xFEF) INDF0;
 269
 270 __sfr __at (0xFF0) INTCON3;
 271 volatile __INTCON3bits_t __at (0xFF0) INTCON3bits;
 272
 273 __sfr __at (0xFF1) INTCON2;
 274 volatile __INTCON2bits_t __at (0xFF1) INTCON2bits;
 275
 276 __sfr __at (0xFF2) INTCON;
 277 volatile __INTCONbits_t __at (0xFF2) INTCONbits;
 278
 279 __sfr __at (0xFF3) PROD;
 280
 281 __sfr __at (0xFF3) PRODL;
 282
 283 __sfr __at (0xFF4) PRODH;
 284
 285 __sfr __at (0xFF5) TABLAT;
 286
 287 __sfr __at (0xFF6) TBLPTR;
 288
 289 __sfr __at (0xFF6) TBLPTRL;
 290
 291 __sfr __at (0xFF7) TBLPTRH;
 292
 293 __sfr __at (0xFF8) TBLPTRU;
 294
 295 __sfr __at (0xFF9) PC;
 296
 297 __sfr __at (0xFF9) PCL;
 298
 299 __sfr __at (0xFFA) PCLATH;
 300
 301 __sfr __at (0xFFB) PCLATU;
 302
 303 __sfr __at (0xFFC) STKPTR;
 304 volatile __STKPTRbits_t __at (0xFFC) STKPTRbits;
 305
 306 __sfr __at (0xFFD) TOS;
 307
 308 __sfr __at (0xFFD) TOSL;
 309
 310 __sfr __at (0xFFE) TOSH;
 311
 312 __sfr __at (0xFFF) TOSU;
 313
 314