git.gag.com Git - debian/cc1111/blob - device/include/mcs51/reg51.h

   1 /*-------------------------------------------------------------------------
   2   Register Declarations for 8051 Processor
   3
   4    Written By -  Sandeep Dutta . sandeep.dutta@usa.net (1998)
   5
   6    This program is free software; you can redistribute it and/or modify it
   7    under the terms of the GNU General Public License as published by the
   8    Free Software Foundation; either version 2, or (at your option) any
   9    later version.
  10
  11    This program is distributed in the hope that it will be useful,
  12    but WITHOUT ANY WARRANTY; without even the implied warranty of
  13    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14    GNU General Public License for more details.
  15
  16    You should have received a copy of the GNU General Public License
  17    along with this program; if not, write to the Free Software
  18    Foundation, 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
  19
  20    In other words, you are welcome to use, share and improve this program.
  21    You are forbidden to forbid anyone else to use, share and improve
  22    what you give them.   Help stamp out software-hoarding!
  23 -------------------------------------------------------------------------*/
  24
  25 #ifndef REG51_H
  26 #define REG51_H
  27
  28 #warning This file (reg51.h) is obsolete, depending on your harware
  29 #warning use include <8051.h>, or include <8052.h>!
  30
  31 /*  BYTE Register  */
  32 sfr at 0x80 P0   ;
  33 sfr at 0x90 P1   ;
  34 sfr at 0xA0 P2   ;
  35 sfr at 0xB0 P3   ;
  36 sfr at 0xD0 PSW  ;
  37 sfr at 0xE0 ACC  ;
  38 sfr at 0xF0 B    ;
  39 sfr at 0x81 SP   ;
  40 sfr at 0x82 DPL  ;
  41 sfr at 0x83 DPH  ;
  42 sfr at 0x87 PCON ;
  43 sfr at 0x88 TCON ;
  44 sfr at 0x89 TMOD ;
  45 sfr at 0x8A TL0  ;
  46 sfr at 0x8B TL1  ;
  47 sfr at 0x8C TH0  ;
  48 sfr at 0x8D TH1  ;
  49 sfr at 0x8E AUXR ;
  50 sfr at 0xA8 IE   ;
  51 sfr at 0xB8 IP   ;
  52 sfr at 0x98 SCON ;
  53 sfr at 0x99 SBUF ;
  54
  55
  56 /*  BIT Register  */
  57 /*  PSW   */
  58 sbit at 0xD7 CY   ;
  59 sbit at 0xD6 AC   ;
  60 sbit at 0xD5 F0   ;
  61 sbit at 0xD4 RS1  ;
  62 sbit at 0xD3 RS0  ;
  63 sbit at 0xD2 OV   ;
  64 sbit at 0xD0 P    ;
  65
  66 /*  TCON  */
  67 sbit at 0x8F TF1  ;
  68 sbit at 0x8E TR1  ;
  69 sbit at 0x8D TF0  ;
  70 sbit at 0x8C TR0  ;
  71 sbit at 0x8B IE1  ;
  72 sbit at 0x8A IT1  ;
  73 sbit at 0x89 IE0  ;
  74 sbit at 0x88 IT0  ;
  75
  76 /*  IE   */
  77 sbit at 0xAF EA   ;
  78 sbit at 0xAC ES   ;
  79 sbit at 0xAB ET1  ;
  80 sbit at 0xAA EX1  ;
  81 sbit at 0xA9 ET0  ;
  82 sbit at 0xA8 EX0  ;
  83
  84 /*  IP   */
  85 sbit at 0xBC PS   ;
  86 sbit at 0xBB PT1  ;
  87 sbit at 0xBA PX1  ;
  88 sbit at 0xB9 PT0  ;
  89 sbit at 0xB8 PX0  ;
  90
  91 /*  P3  */
  92 sbit at 0xB7 RD   ;
  93 sbit at 0xB6 WR   ;
  94 sbit at 0xB5 T1   ;
  95 sbit at 0xB4 T0   ;
  96 sbit at 0xB3 INT1 ;
  97 sbit at 0xB2 INT0 ;
  98 sbit at 0xB1 TXD  ;
  99 sbit at 0xB0 RXD  ;
 100
 101 /* P1 */
 102 sbit at 0x90 P1_0 ;
 103 sbit at 0x91 P1_1 ;
 104 sbit at 0x92 P1_2 ;
 105 sbit at 0x93 P1_3 ;
 106 sbit at 0x94 P1_4 ;
 107 sbit at 0x95 P1_5 ;
 108 sbit at 0x96 P1_6 ;
 109 sbit at 0x97 P1_7 ;
 110
 111 /*  SCON  */
 112 sbit at 0x9F SM0  ;
 113 sbit at 0x9E SM1  ;
 114 sbit at 0x9D SM2  ;
 115 sbit at 0x9C REN  ;
 116 sbit at 0x9B TB8  ;
 117 sbit at 0x9A RB8  ;
 118 sbit at 0x99 TI   ;
 119 sbit at 0x98 RI   ;
 120
 121 /* TMOD bits */
 122 #define GATE1   (1<<7)
 123 #define C_T1    (1<<6)
 124 #define M1_1    (1<<5)
 125 #define M0_1    (1<<4)
 126 #define GATE0   (1<<3)
 127 #define C_T0    (1<<2)
 128 #define M1_0    (1<<1)
 129 #define M0_0    (1<<0)
 130
 131 /* T2CON */
 132 sfr at 0xC8 T2CON ;
 133
 134 /* T2CON bits */
 135 sbit at 0xC8 T2CON_0 ;
 136 sbit at 0xC9 T2CON_1 ;
 137 sbit at 0xCA T2CON_2 ;
 138 sbit at 0xCB T2CON_3 ;
 139 sbit at 0xCC T2CON_4 ;
 140 sbit at 0xCD T2CON_5 ;
 141 sbit at 0xCE T2CON_6 ;
 142 sbit at 0xCF T2CON_7 ;
 143
 144 /* RCAP2 L & H */
 145 sfr at 0xCB RCAP2H;
 146 sfr at 0xCA RCAP2L;
 147
 148 #endif
 149
 150
 151
 152
 153
 154
 155
 156
 157
 158