enabling outline layer causes bogus drc errors, so leave it off
-rw-r--r-- 82789 License.pdf
-rw-r--r-- 1649 Makefile
-rw-r--r-- 60 attribs
-rw-r--r-- 104 gattribrc
-rw-r--r-- 104 gnetlistrc
-rw-r--r-- 104 gschemrc
-rw-r--r-- 438 project
-rw-r--r-- 48418 telenano.pcb
-rw-r--r-- 20423 telenano.sch