elimiate LAYERS and SILK from Makefile, they aren't needed any more
[hw/telelco] / Makefile
index 88bf839b2000671d326da89b98a49c2870a18b8f..a740498b6c8ddba0250bb83ec20878f45099d21a 100644 (file)
--- a/Makefile
+++ b/Makefile
@@ -1,50 +1,4 @@
-# intentionally want to rebuild drc and bom on every invocation
-all:   drc partslist partslist.csv pcb
-
-drc:   telelco.sch Makefile
-       -gnetlist -g drc2 telelco.sch -o telelco.drc
-
-partslist:     telelco.sch Makefile
-       gnetlist -g bom -o telelco.unsorted telelco.sch
-       head -n1 telelco.unsorted > partslist
-       tail -n+2 telelco.unsorted | sort >> partslist
-       rm -f telelco.unsorted
-
-partslist.csv: telelco.sch Makefile
-       gnetlist -g partslist3 -o telelco.unsorted telelco.sch
-       head -n1 telelco.unsorted > partslist.csv
-       tail -n+2 telelco.unsorted | sort -t \, -k 8 >> partslist.csv
-       rm -f telelco.unsorted
-
-pcb:   telelco.sch project Makefile
-       gsch2pcb project
-
-# note that 'gschlas -e foo.sch' will embed all symbols in the schematic, this
-# might be a really good idea for publishing designs to the web that others
-# might review?  Like this example from DJ:
-#
-#web :
-#        for i in channel.sch ethernet.sch power.sch mcu.sch; do \
-#          cp $$i tmp.sch ; \
-#          gschlas -e tmp.sch ; \
-#          mv tmp.sch ${WEB}/$$i; \
-#        done
-
-# this shoves local work out to the git.gag.com repository
-push:  
-       git push --mirror
-
-telelco.xy:    telelco.pcb
-       pcb -x bom telelco.pcb
-
-telelco.back.gbr:      telelco.pcb
-       pcb -x gerber telelco.pcb
-
-zip:   telelco.bottom.gbr telelco.bottommask.gbr telelco.fab.gbr telelco.top.gbr telelco.topmask.gbr telelco.toppaste.gbr telelco.topsilk.gbr telelco.plated-drill.cnc telelco.xy  Makefile # telelco.xls
-       zip telelco.zip telelco.*.gbr telelco.*.cnc telelco.xy # telelco.xls
-
-clean:
-       rm -f *.bom *.drc *.log *~ telelco.ps *.gbr *.cnc *bak* *- *.zip 
-       rm -f *.net *.xy *.cmd *.png partslist partslist.csv
-       rm -f *.partslist *.new.pcb *.unsorted telelco.xls
+PROJECT=telelco
+SCHEMATICS=telelco.sch
 
+include ../altusmetrum/pcb-rnd.mk