altos: Switch all tick variables to AO_TICK_TYPE/AO_TICK_SIGNED
[fw/altos] / src / telefiretwo-v0.1 / ao_pins.h
1 /*
2  * Copyright © 2010 Keith Packard <keithp@keithp.com>
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License as published by
6  * the Free Software Foundation; either version 2 of the License, or
7  * (at your option) any later version.
8  *
9  * This program is distributed in the hope that it will be useful, but
10  * WITHOUT ANY WARRANTY; without even the implied warranty of
11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
12  * General Public License for more details.
13  *
14  * You should have received a copy of the GNU General Public License along
15  * with this program; if not, write to the Free Software Foundation, Inc.,
16  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
17  */
18
19 #ifndef _AO_PINS_H_
20 #define _AO_PINS_H_
21
22 #define HAS_RADIO               1
23 #define HAS_RADIO_RATE          1
24 #define HAS_TELEMETRY           0
25
26 #define HAS_FLIGHT              0
27 #define HAS_USB                 1
28 #define HAS_BEEP                0
29 #define HAS_GPS                 0
30 #define HAS_SERIAL_1            0
31 #define HAS_ADC                 1
32 #define HAS_DBG                 0
33 #define HAS_EEPROM              1
34 #define HAS_LOG                 0
35 #define HAS_PAD                 1
36 #define USE_INTERNAL_FLASH      1
37 #define IGNITE_ON_P0            0
38 #define PACKET_HAS_MASTER       0
39 #define PACKET_HAS_SLAVE        0
40 #define AO_DATA_RING            32
41 #define HAS_FIXED_PAD_BOX       1
42
43 /* 8MHz High speed external crystal */
44 #define AO_HSE                  8000000
45
46 /* PLLVCO = 96MHz (so that USB will work) */
47 #define AO_PLLMUL               12
48 #define AO_RCC_CFGR_PLLMUL      (STM_RCC_CFGR_PLLMUL_12)
49
50 #define AO_CC1200_FOSC          40000000
51
52 /* SYSCLK = 32MHz (no need to go faster than CPU) */
53 #define AO_PLLDIV               3
54 #define AO_RCC_CFGR_PLLDIV      (STM_RCC_CFGR_PLLDIV_3)
55
56 /* HCLK = 32MHz (CPU clock) */
57 #define AO_AHB_PRESCALER        1
58 #define AO_RCC_CFGR_HPRE_DIV    STM_RCC_CFGR_HPRE_DIV_1
59
60 /* Run APB1 at 16MHz (HCLK/2) */
61 #define AO_APB1_PRESCALER       2
62 #define AO_RCC_CFGR_PPRE1_DIV   STM_RCC_CFGR_PPRE2_DIV_2
63
64 /* Run APB2 at 16MHz (HCLK/2) */
65 #define AO_APB2_PRESCALER       2
66 #define AO_RCC_CFGR_PPRE2_DIV   STM_RCC_CFGR_PPRE2_DIV_2
67
68 #define HAS_EEPROM              1
69 #define USE_INTERNAL_FLASH      1
70 #define USE_EEPROM_CONFIG       1
71 #define USE_STORAGE_CONFIG      0
72 #define HAS_USB                 1
73 #define HAS_BEEP                0
74 #define HAS_RADIO               1
75 #define HAS_RADIO_RATE          1
76 #define HAS_TELEMETRY           0
77 #define HAS_AES                 1
78
79 #define HAS_SPI_1               0
80 #define SPI_1_PA5_PA6_PA7       0
81 #define SPI_1_PB3_PB4_PB5       0
82 #define SPI_1_PE13_PE14_PE15    0
83
84 #define HAS_SPI_2               1       /* CC1200 */
85 #define SPI_2_PB13_PB14_PB15    1
86 #define SPI_2_PD1_PD3_PD4       0
87 #define SPI_2_GPIO              (&stm_gpiob)
88 #define SPI_2_SCK               13
89 #define SPI_2_MISO              14
90 #define SPI_2_MOSI              15
91 #define SPI_2_OSPEEDR           STM_OSPEEDR_10MHz
92
93 #define HAS_I2C_1               0
94
95 #define HAS_I2C_2               0
96
97 #define PACKET_HAS_SLAVE        0
98 #define PACKET_HAS_MASTER       0
99
100 #define FAST_TIMER_FREQ         10000   /* .1ms for debouncing */
101
102 /*
103  * Radio is a cc1200 connected via SPI
104  */
105
106 #define AO_RADIO_CAL_DEFAULT    5695733
107
108 #define AO_FEC_DEBUG            0
109 #define AO_CC1200_SPI_CS_PORT   (&stm_gpioa)
110 #define AO_CC1200_SPI_CS_PIN    7
111 #define AO_CC1200_SPI_BUS       AO_SPI_2_PB13_PB14_PB15
112 #define AO_CC1200_SPI           stm_spi2
113
114 #define AO_CC1200_INT_PORT              (&stm_gpiob)
115 #define AO_CC1200_INT_PIN               (11)
116
117 #define AO_CC1200_INT_GPIO      2
118 #define AO_CC1200_INT_GPIO_IOCFG        CC1200_IOCFG2
119
120 #define LED_PORT_0              (&stm_gpioa)
121 #define LED_PORT_1              (&stm_gpiob)
122
123 #define LED_PORT_0_ENABLE       STM_RCC_AHBENR_GPIOAEN
124 #define LED_PORT_1_ENABLE       STM_RCC_AHBENR_GPIOBEN
125
126 /* Port A, pins 4-6 */
127 #define LED_PORT_0_SHIFT        4
128 #define LED_PORT_0_MASK         0x7
129 #define LED_PIN_GREEN           0
130 #define LED_PIN_AMBER           1
131 #define LED_PIN_RED             2
132 #define AO_LED_RED              (1 << LED_PIN_RED)
133 #define AO_LED_AMBER            (1 << LED_PIN_AMBER)
134 #define AO_LED_GREEN            (1 << LED_PIN_GREEN)
135
136 /* Port B, pins 3-5 */
137 #define LED_PORT_1_SHIFT        0
138 #define LED_PORT_1_MASK         (0x7 << 3)
139 #define LED_PIN_CONT_1          3
140 #define LED_PIN_CONT_0          4
141 #define LED_PIN_ARMED           5
142
143 #define AO_LED_ARMED            (1 << LED_PIN_ARMED)
144 #define AO_LED_CONTINUITY(c)    (1 << (4 - (c)))
145 #define AO_LED_CONTINUITY_MASK  (0x3 << 3)
146
147 #define LEDS_AVAILABLE          (LED_PORT_0_MASK|LED_PORT_1_MASK)
148
149 #define SPI_CS_PORT     P1
150 #define SPI_CS_SEL      P1SEL
151 #define SPI_CS_DIR      P1DIR
152
153 #define SPI_CONST       0x00
154
155 #define AO_PAD_NUM              2
156 #define AO_PAD_PORT             (&stm_gpiob)
157
158 #define AO_PAD_PIN_0            9
159 #define AO_PAD_ADC_0            0
160
161 #define AO_PAD_PIN_1            8
162 #define AO_PAD_ADC_1            1
163
164 #define AO_PAD_ALL_PINS         ((1 << AO_PAD_PIN_0) | (1 << AO_PAD_PIN_1))
165 #define AO_PAD_ALL_CHANNELS     ((1 << 0) | (1 << 1))
166
167 /* test these values with real igniters */
168 #define AO_PAD_RELAY_CLOSED     3524
169 #define AO_PAD_NO_IGNITER       16904
170 #define AO_PAD_GOOD_IGNITER     22514
171
172 #define AO_PAD_ADC_PYRO         8
173 #define AO_PAD_ADC_BATT         2
174
175 #define AO_ADC_FIRST_PIN        0
176
177 #define AO_NUM_ADC              4
178
179 #define AO_ADC_SQ1              AO_PAD_ADC_0
180 #define AO_ADC_SQ2              AO_PAD_ADC_1
181 #define AO_ADC_SQ3              AO_PAD_ADC_PYRO
182 #define AO_ADC_SQ4              AO_PAD_ADC_BATT
183
184 #define AO_PYRO_R_PYRO_SENSE    200
185 #define AO_PYRO_R_SENSE_GND     22
186
187 #define AO_FIRE_R_POWER_FET     0
188 #define AO_FIRE_R_FET_SENSE     200
189 #define AO_FIRE_R_SENSE_GND     22
190
191 #define HAS_ADC_TEMP            0
192
193 #define AO_ADC_REFERENCE_DV     33
194
195 #define AO_PAD_R_V_BATT_BATT_SENSE      200
196 #define AO_PAD_R_BATT_SENSE_GND         22
197
198 #define AO_PAD_R_V_BATT_V_PYRO          200
199 #define AO_PAD_R_V_PYRO_PYRO_SENSE      200
200 #define AO_PAD_R_PYRO_SENSE_GND         22
201
202 #undef AO_PAD_R_V_PYRO_IGNITER
203 #define AO_PAD_R_IGNITER_IGNITER_SENSE  200
204 #define AO_PAD_R_IGNITER_SENSE_GND      22
205
206 struct ao_adc {
207         int16_t         sense[AO_PAD_NUM];
208         int16_t         pyro;
209         int16_t         batt;
210 };
211
212 #define AO_ADC_DUMP(p)                                                  \
213         printf ("tick: %5lu 0: %5d 1: %5d pyro: %5d batt %5d\n", \
214                 (p)->tick,                                              \
215                 (p)->adc.sense[0],                                      \
216                 (p)->adc.sense[1],                                      \
217                 (p)->adc.pyro,                                          \
218                 (p)->adc.batt)
219
220 #define AO_ADC_PINS     ((1 << AO_PAD_ADC_0) | \
221                          (1 << AO_PAD_ADC_1) | \
222                          (1 << AO_PAD_ADC_PYRO) | \
223                          (1 << AO_PAD_ADC_BATT))
224
225 #endif /* _AO_PINS_H_ */