git.gag.com Git - fw/altos/blob - src/stm/ao_flash_stm_pins.h

   1 /*
   2  * Copyright © 2013 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but
  10  * WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  12  * General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along
  15  * with this program; if not, write to the Free Software Foundation, Inc.,
  16  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  17  */
  18
  19 #ifndef _AO_FLASH_STM_PINS_H_
  20 #define _AO_FLASH_STM_PINS_H_
  21
  22 #include <ao_flash_pins.h>
  23
  24 #ifndef AO_PLLMUL
  25
  26 #if AO_HSE == 8000000
  27
  28 /* PLLVCO = 96MHz (so that USB will work) */
  29 #define AO_PLLMUL               12
  30 #define AO_RCC_CFGR_PLLMUL      (STM_RCC_CFGR_PLLMUL_12)
  31
  32 /* SYSCLK = 32MHz */
  33 #define AO_PLLDIV               3
  34 #define AO_RCC_CFGR_PLLDIV      (STM_RCC_CFGR_PLLDIV_3)
  35
  36 #endif
  37
  38 #if AO_HSE == 16000000
  39
  40 /* PLLVCO = 96MHz (so that USB will work) */
  41 #define AO_PLLMUL               6
  42 #define AO_RCC_CFGR_PLLMUL      (STM_RCC_CFGR_PLLMUL_6)
  43
  44 /* SYSCLK = 32MHz */
  45 #define AO_PLLDIV               3
  46 #define AO_RCC_CFGR_PLLDIV      (STM_RCC_CFGR_PLLDIV_3)
  47
  48 #endif
  49
  50 #endif
  51
  52 /* HCLK = 32MHZ (CPU clock) */
  53 #define AO_AHB_PRESCALER        1
  54 #define AO_RCC_CFGR_HPRE_DIV    STM_RCC_CFGR_HPRE_DIV_1
  55
  56 /* Run APB1 at HCLK/1 */
  57 #define AO_APB1_PRESCALER       1
  58 #define AO_RCC_CFGR_PPRE1_DIV   STM_RCC_CFGR_PPRE2_DIV_1
  59
  60 /* Run APB2 at HCLK/1 */
  61 #define AO_APB2_PRESCALER       1
  62 #define AO_RCC_CFGR_PPRE2_DIV   STM_RCC_CFGR_PPRE2_DIV_1
  63
  64 #endif /* _AO_FLASH_STM_PINS_H_ */