git.gag.com Git - fw/altos/blob - src/stm/altos-application.ld

   1 /*
   2  * Copyright © 2012 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; version 2 of the License.
   7  *
   8  * This program is distributed in the hope that it will be useful, but
   9  * WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  11  * General Public License for more details.
  12  *
  13  * You should have received a copy of the GNU General Public License along
  14  * with this program; if not, write to the Free Software Foundation, Inc.,
  15  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  16  */
  17
  18 MEMORY {
  19         rom (rx) : ORIGIN = 0x08002000, LENGTH = 120K
  20         ram (!w) : ORIGIN = 0x20000000, LENGTH = 16K
  21 }
  22
  23 INCLUDE registers.ld
  24
  25 EXTERN (stm_interrupt_vector)
  26
  27 SECTIONS {
  28         /*
  29          * Rom contents
  30          */
  31
  32         .text ORIGIN(rom) : {
  33                 __text_start__ = .;
  34                 *(.interrupt)   /* Interrupt vectors */
  35
  36                 . = ORIGIN(rom) + 0x100;
  37
  38                 ao_romconfig.o(.romconfig*)
  39                 ao_product.o(.romconfig*)
  40
  41                 *(.text*)       /* Executable code */
  42                 *(.rodata*)     /* Constants */
  43
  44         } > rom
  45
  46         .ARM.exidx : {
  47                 *(.ARM.exidx* .gnu.linkonce.armexidx.*)
  48                 __text_end__ = .;
  49         } > rom
  50
  51         /* Data -- relocated to RAM, but written to ROM
  52          */
  53         .data ORIGIN(ram) : AT (ADDR(.ARM.exidx) + SIZEOF (.ARM.exidx)) {
  54                 __data_start__ = .;
  55                 *(.data)        /* initialized data */
  56                 __data_end__ = .;
  57                 __bss_start__ = .;
  58         } >ram
  59
  60         .bss : {
  61                 *(.bss)
  62                 *(COMMON)
  63                 __bss_end__ = .;
  64         } >ram
  65
  66         PROVIDE(__stack__ = ORIGIN(ram) + LENGTH(ram));
  67         PROVIDE(end = .);
  68 }
  69
  70 ENTRY(start);
  71
  72