altos: Make STM clock configuration per-product. Fix 32MHz CPU speed
[fw/altos] / src / avr / ao_timer.c
1 /*
2  * Copyright © 2009 Keith Packard <keithp@keithp.com>
3  *
4  * This program is free software; you can redistribute it and/or modify
5  * it under the terms of the GNU General Public License as published by
6  * the Free Software Foundation; version 2 of the License.
7  *
8  * This program is distributed in the hope that it will be useful, but
9  * WITHOUT ANY WARRANTY; without even the implied warranty of
10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
11  * General Public License for more details.
12  *
13  * You should have received a copy of the GNU General Public License along
14  * with this program; if not, write to the Free Software Foundation, Inc.,
15  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
16  */
17
18 #include "ao.h"
19
20 static volatile __data uint16_t ao_tick_count;
21
22 uint16_t ao_time(void)
23 {
24         uint16_t        v;
25         ao_arch_critical(
26                 v = ao_tick_count;
27                 );
28         return v;
29 }
30
31 static __xdata uint8_t ao_forever;
32
33 void
34 ao_delay(uint16_t ticks)
35 {
36         ao_alarm(ticks);
37         ao_sleep(&ao_forever);
38 }
39
40 #define T1_CLOCK_DIVISOR        8       /* 24e6/8 = 3e6 */
41 #define T1_SAMPLE_TIME          30000   /* 3e6/30000 = 100 */
42
43 #if HAS_ADC
44 volatile __data uint8_t ao_adc_interval = 1;
45 volatile __data uint8_t ao_adc_count;
46 #endif
47
48 void
49 ao_debug_out(char c);
50
51 ISR(TIMER1_COMPA_vect)
52 {
53         ++ao_tick_count;
54 #if HAS_ADC
55         if (++ao_adc_count == ao_adc_interval) {
56                 ao_adc_count = 0;
57                 ao_adc_poll();
58         }
59 #endif
60 }
61
62 #if HAS_ADC
63 void
64 ao_timer_set_adc_interval(uint8_t interval) __critical
65 {
66         ao_adc_interval = interval;
67         ao_adc_count = 0;
68 }
69 #endif
70
71 void
72 ao_timer_init(void)
73 {
74         TCCR1A = ((0 << WGM11) |        /* CTC mode, OCR1A */
75                   (0 << WGM10));        /* CTC mode, OCR1A */
76         TCCR1B = ((0 << ICNC1) |        /* no input capture noise canceler */
77                   (0 << ICES1) |        /* input capture on falling edge (don't care) */
78                   (0 << WGM13) |        /* CTC mode, OCR1A */
79                   (1 << WGM12) |        /* CTC mode, OCR1A */
80                   (3 << CS10));         /* clk/64 from prescaler */
81
82 #if TEENSY
83         OCR1A = 2500;                   /* 16MHz clock */
84 #else
85         OCR1A = 1250;                   /* 8MHz clock */
86 #endif
87
88         TIMSK1 = (1 << OCIE1A);         /* Interrupt on compare match */
89 }