git.gag.com Git - fw/altos/blob - cctools/target/serial/serial.c

   1 /*
   2  * Copyright © 2008 Keith Packard <keithp@keithp.com>
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but
  10  * WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  12  * General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along
  15  * with this program; if not, write to the Free Software Foundation, Inc.,
  16  * 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  17  */
  18
  19 #include <stdint.h>
  20
  21 /*
  22  * Validate UART1
  23  */
  24
  25 sfr at 0x80 P0;
  26 sfr at 0x90 P1;
  27 sfr at 0xA0 P2;
  28 sfr at 0xC6 CLKCON;
  29 sfr at 0xbe SLEEP;
  30
  31 # define SLEEP_USB_EN           (1 << 7)
  32 # define SLEEP_XOSC_STB         (1 << 6)
  33
  34 sfr at 0xF1 PERCFG;
  35 #define PERCFG_T1CFG_ALT_1      (0 << 6)
  36 #define PERCFG_T1CFG_ALT_2      (1 << 6)
  37
  38 #define PERCFG_T3CFG_ALT_1      (0 << 5)
  39 #define PERCFG_T3CFG_ALT_2      (1 << 5)
  40
  41 #define PERCFG_T4CFG_ALT_1      (0 << 4)
  42 #define PERCFG_T4CFG_ALT_2      (1 << 4)
  43
  44 #define PERCFG_U1CFG_ALT_1      (0 << 1)
  45 #define PERCFG_U1CFG_ALT_2      (1 << 1)
  46
  47 #define PERCFG_U0CFG_ALT_1      (0 << 0)
  48 #define PERCFG_U0CFG_ALT_2      (1 << 0)
  49
  50 sfr at 0xF2 ADCCFG;
  51 sfr at 0xF3 P0SEL;
  52 sfr at 0xF4 P1SEL;
  53 sfr at 0xF5 P2SEL;
  54
  55 sfr at 0xFD P0DIR;
  56 sfr at 0xFE P1DIR;
  57 sfr at 0xFF P2DIR;
  58 sfr at 0x8F P0INP;
  59 sfr at 0xF6 P1INP;
  60 sfr at 0xF7 P2INP;
  61
  62 sfr at 0x89 P0IFG;
  63 sfr at 0x8A P1IFG;
  64 sfr at 0x8B P2IFG;
  65
  66 sbit at 0x90 P1_0;
  67 sbit at 0x91 P1_1;
  68 sbit at 0x92 P1_2;
  69 sbit at 0x93 P1_3;
  70 sbit at 0x94 P1_4;
  71 sbit at 0x95 P1_5;
  72 sbit at 0x96 P1_6;
  73 sbit at 0x97 P1_7;
  74
  75 /*
  76  * UART registers
  77  */
  78
  79 sfr at 0x86 U0CSR;
  80 sfr at 0xF8 U1CSR;
  81
  82 /*
  83  * IRCON2
  84  */
  85 sfr at 0xE8 IRCON2;     /* CPU Interrupt Flag 5 */
  86
  87 sbit at 0xE8 USBIF;     /* USB interrupt flag (shared with Port2) */
  88 sbit at 0xE8 P2IF;      /* Port2 interrupt flag (shared with USB) */
  89 sbit at 0xE9 UTX0IF;    /* USART0 TX interrupt flag */
  90 sbit at 0xEA UTX1IF;    /* USART1 TX interrupt flag (shared with I2S TX) */
  91 sbit at 0xEA I2STXIF;   /* I2S TX interrupt flag (shared with USART1 TX) */
  92 sbit at 0xEB P1IF;      /* Port1 interrupt flag */
  93 sbit at 0xEC WDTIF;     /* Watchdog timer interrupt flag */
  94
  95 # define UxCSR_MODE_UART                (1 << 7)
  96 # define UxCSR_MODE_SPI                 (0 << 7)
  97 # define UxCSR_RE                       (1 << 6)
  98 # define UxCSR_SLAVE                    (1 << 5)
  99 # define UxCSR_MASTER                   (0 << 5)
 100 # define UxCSR_FE                       (1 << 4)
 101 # define UxCSR_ERR                      (1 << 3)
 102 # define UxCSR_RX_BYTE                  (1 << 2)
 103 # define UxCSR_TX_BYTE                  (1 << 1)
 104 # define UxCSR_ACTIVE                   (1 << 0)
 105
 106 sfr at 0xc4 U0UCR;
 107 sfr at 0xfb U1UCR;
 108
 109 # define UxUCR_FLUSH                    (1 << 7)
 110 # define UxUCR_FLOW_DISABLE             (0 << 6)
 111 # define UxUCR_FLOW_ENABLE              (1 << 6)
 112 # define UxUCR_D9_EVEN_PARITY           (0 << 5)
 113 # define UxUCR_D9_ODD_PARITY            (1 << 5)
 114 # define UxUCR_BIT9_8_BITS              (0 << 4)
 115 # define UxUCR_BIT9_9_BITS              (1 << 4)
 116 # define UxUCR_PARITY_DISABLE           (0 << 3)
 117 # define UxUCR_PARITY_ENABLE            (1 << 3)
 118 # define UxUCR_SPB_1_STOP_BIT           (0 << 2)
 119 # define UxUCR_SPB_2_STOP_BITS          (1 << 2)
 120 # define UxUCR_STOP_LOW                 (0 << 1)
 121 # define UxUCR_STOP_HIGH                (1 << 1)
 122 # define UxUCR_START_LOW                (0 << 0)
 123 # define UxUCR_START_HIGH               (1 << 0)
 124
 125 sfr at 0xc5 U0GCR;
 126 sfr at 0xfc U1GCR;
 127
 128 # define UxGCR_CPOL_NEGATIVE            (0 << 7)
 129 # define UxGCR_CPOL_POSITIVE            (1 << 7)
 130 # define UxGCR_CPHA_FIRST_EDGE          (0 << 6)
 131 # define UxGCR_CPHA_SECOND_EDGE         (1 << 6)
 132 # define UxGCR_ORDER_LSB                (0 << 5)
 133 # define UxGCR_ORDER_MSB                (1 << 5)
 134 # define UxGCR_BAUD_E_MASK              (0x1f)
 135 # define UxGCR_BAUD_E_SHIFT             0
 136
 137 sfr at 0xc1 U0DBUF;
 138 sfr at 0xf9 U1DBUF;
 139 sfr at 0xc2 U0BAUD;
 140 sfr at 0xfa U1BAUD;
 141
 142 #define MOSI    P1_5
 143 #define MISO    P1_4
 144 #define SCK     P1_3
 145 #define CS      P1_2
 146
 147 #define DEBUG   P1_1
 148
 149 #define USART   1
 150
 151 #define nop()   _asm nop _endasm;
 152
 153 void
 154 delay (unsigned char n)
 155 {
 156         unsigned char i = 0;
 157         unsigned char j = 0;
 158
 159         n++;
 160         while (--n != 0)
 161                 while (--i != 0)
 162                         while (--j != 0)
 163                                 nop();
 164 }
 165
 166 /*
 167  * This version uses the USART in SPI mode
 168  */
 169 void
 170 usart_init(void)
 171 {
 172         P1DIR |= (1 << 2);
 173         /*
 174          * Configure the peripheral pin choices
 175          * for both of the serial ports
 176          *
 177          * Note that telemetrum will use U1CFG_ALT_2
 178          * but that overlaps with SPI ALT_2, so until
 179          * we can test that this works, we'll set this
 180          * to ALT_1
 181          */
 182         PERCFG = (PERCFG_U1CFG_ALT_2 |
 183                   PERCFG_U0CFG_ALT_1);
 184
 185         /*
 186          * Make the UART pins controlled by the UART
 187          * hardware
 188          */
 189         P1SEL |= ((1 << 6) | (1 << 7));
 190
 191         /*
 192          * UART mode with the receiver enabled
 193          */
 194         U1CSR = (UxCSR_MODE_UART |
 195                  UxCSR_RE);
 196         /*
 197          * Pick a 38.4kbaud rate
 198          */
 199         U1BAUD = 163;
 200         U1GCR = 10 << UxGCR_BAUD_E_SHIFT;       /* 38400 */
 201 //      U1GCR = 3 << UxGCR_BAUD_E_SHIFT;        /* 300 */
 202         /*
 203          * Reasonable serial parameters
 204          */
 205         U1UCR = (UxUCR_FLUSH |
 206                  UxUCR_FLOW_DISABLE |
 207                  UxUCR_D9_ODD_PARITY |
 208                  UxUCR_BIT9_8_BITS |
 209                  UxUCR_PARITY_DISABLE |
 210                  UxUCR_SPB_2_STOP_BITS |
 211                  UxUCR_STOP_HIGH |
 212                  UxUCR_START_LOW);
 213 }
 214
 215 void
 216 usart_out_byte(uint8_t byte)
 217 {
 218         U1DBUF = byte;
 219         while (!UTX1IF)
 220                 ;
 221         UTX1IF = 0;
 222 }
 223
 224 void
 225 usart_out_string(uint8_t *string)
 226 {
 227         uint8_t b;
 228
 229         while (b = *string++)
 230                 usart_out_byte(b);
 231 }
 232
 233 uint8_t
 234 usart_in_byte(void)
 235 {
 236         uint8_t b;
 237         while ((U1CSR & UxCSR_RX_BYTE) == 0)
 238                 ;
 239         b = U1DBUF;
 240         U1CSR &= ~UxCSR_RX_BYTE;
 241         return b;
 242 }
 243
 244 void
 245 debug_byte(uint8_t byte)
 246 {
 247         uint8_t s;
 248
 249         for (s = 0; s < 8; s++) {
 250                 DEBUG = byte & 1;
 251                 delay(5);
 252                 byte >>= 1;
 253         }
 254 }
 255
 256 main ()
 257 {
 258         P1DIR |= 2;
 259         CLKCON = 0;
 260         while (!(SLEEP & SLEEP_XOSC_STB))
 261                 ;
 262
 263         usart_init();
 264
 265         for (;;) {
 266                 usart_out_string("hello world\r\n");
 267                 debug_byte(usart_in_byte());
 268         }
 269
 270 }