From 074adb199c4ec2a893012872d5020427a262f59c Mon Sep 17 00:00:00 2001 From: maartenbrock Date: Sun, 30 Oct 2005 12:18:12 +0000 Subject: [PATCH] * device/lib/medium/Makefile: added for new memory model medium * device/include/asm/mcs51/features.h: updated for medium/pdata * device/include/mcs51/c8051f120.h: added sfr16/sfr32 definitions, added Multiply & Accumulate sbit's and MAC0_PAGE define * device/include/mcs51/c8051f300.h: added sfr16 definitions * device/include/mcs51/c8051f310.h: added sfr16 definitions * device/lib/_mullong.c: update for medium model * device/lib/incl.mk: added medium model * src/SDCCast.c (isBitAndPow2): simplified using updated powof2 * src/SDCCicode.c (geniCodeMultiply, geniCodeDivision): use updated powof2 * src/SDCCmain.c (optionsTable, linkEdit): enabled medium model * src/SDCCmem.c (allocIntoSeg): set iaccess for pdata symbols, (allocParms): set SCLS and OCLS to pdata for medium model * src/SDCCsymt.c (processFuncArgs): use default_local_map and set iaccess for pdata, (powof2): return <0 if not power of 2 * src/avr/gen.c (genBitWise): use updated powof2 * src/mcs51/gen.c (genMinusDec): use acc if necessary, (shiftR2Left2Result): small optimization in setup, save acc when storing, (shiftLLeftOrResult): use B if necessary * src/mcs51/main.c (_mcs51_finaliseOptions, mcs51_port): added medium model * src/mcs51/peeph.def: renamed 226 to 226.b, added 226.a * src/pic/main.c (_pic14_do_link): made void parameter list explicit * support/regression/Makefile.in: added test-mcs51-medium * support/regression/ports/mcs51-medium/spec.mk: added to test medium model git-svn-id: https://sdcc.svn.sourceforge.net/svnroot/sdcc/trunk/sdcc@3921 4a8a32a2-be11-0410-ad9d-d568d2c75423 --- ChangeLog | 28 + device/include/asm/mcs51/features.h | 4 + device/include/mcs51/c8051f120.h | 754 +++++++++--------- device/include/mcs51/c8051f300.h | 348 ++++---- device/include/mcs51/c8051f310.h | 487 +++++------ device/lib/_mullong.c | 37 +- device/lib/incl.mk | 2 +- device/lib/medium/Makefile | 9 + src/SDCCast.c | 14 +- src/SDCCicode.c | 7 +- src/SDCCmain.c | 5 +- src/SDCCmem.c | 25 +- src/SDCCsymt.c | 10 +- src/avr/gen.c | 2 +- src/mcs51/gen.c | 33 +- src/mcs51/main.c | 23 +- src/mcs51/peeph.def | 14 +- src/pic/main.c | 4 +- support/regression/Makefile.in | 3 + support/regression/ports/mcs51-medium/spec.mk | 13 + 20 files changed, 1002 insertions(+), 820 deletions(-) create mode 100644 device/lib/medium/Makefile create mode 100644 support/regression/ports/mcs51-medium/spec.mk diff --git a/ChangeLog b/ChangeLog index 6b86ebf0..f6898e63 100644 --- a/ChangeLog +++ b/ChangeLog @@ -1,3 +1,31 @@ +2005-10-27 Maarten Brock + + * device/lib/medium/Makefile: added for new memory model medium + * device/include/asm/mcs51/features.h: updated for medium/pdata + * device/include/mcs51/c8051f120.h: added sfr16/sfr32 definitions, + added Multiply & Accumulate sbit's and MAC0_PAGE define + * device/include/mcs51/c8051f300.h: added sfr16 definitions + * device/include/mcs51/c8051f310.h: added sfr16 definitions + * device/lib/_mullong.c: update for medium model + * device/lib/incl.mk: added medium model + * src/SDCCast.c (isBitAndPow2): simplified using updated powof2 + * src/SDCCicode.c (geniCodeMultiply, geniCodeDivision): use updated powof2 + * src/SDCCmain.c (optionsTable, linkEdit): enabled medium model + * src/SDCCmem.c (allocIntoSeg): set iaccess for pdata symbols, + (allocParms): set SCLS and OCLS to pdata for medium model + * src/SDCCsymt.c (processFuncArgs): use default_local_map and set iaccess + for pdata, + (powof2): return <0 if not power of 2 + * src/avr/gen.c (genBitWise): use updated powof2 + * src/mcs51/gen.c (genMinusDec): use acc if necessary, + (shiftR2Left2Result): small optimization in setup, save acc when storing, + (shiftLLeftOrResult): use B if necessary + * src/mcs51/main.c (_mcs51_finaliseOptions, mcs51_port): added medium model + * src/mcs51/peeph.def: renamed 226 to 226.b, added 226.a + * src/pic/main.c (_pic14_do_link): made void parameter list explicit + * support/regression/Makefile.in: added test-mcs51-medium + * support/regression/ports/mcs51-medium/spec.mk: added to test medium model + 2005-10-28 Bernhard Held * src/SDCCsymt.c (compStructSize): make bitfields without (un)signed diff --git a/device/include/asm/mcs51/features.h b/device/include/asm/mcs51/features.h index 04ad0a3a..4ab384d8 100644 --- a/device/include/asm/mcs51/features.h +++ b/device/include/asm/mcs51/features.h @@ -24,6 +24,8 @@ #endif #elif defined(SDCC_MODEL_SMALL) #define _AUTOMEM data +#elif defined(SDCC_MODEL_MEDIUM) + #define _AUTOMEM pdata #else #define _AUTOMEM xdata #endif @@ -39,6 +41,8 @@ */ #if defined(SDCC_MODEL_SMALL) #define _STATMEM data +#elif defined(SDCC_MODEL_MEDIUM) + #define _STATMEM pdata #else #define _STATMEM xdata #endif diff --git a/device/include/mcs51/c8051f120.h b/device/include/mcs51/c8051f120.h index 1541b39f..b43b8b6a 100644 --- a/device/include/mcs51/c8051f120.h +++ b/device/include/mcs51/c8051f120.h @@ -25,424 +25,465 @@ /* BYTE Registers */ /* All Pages */ -__sfr __at 0x80 P0 ; /* PORT 0 */ -__sfr __at 0x81 SP ; /* STACK POINTER */ -__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ -__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ -__sfr __at 0x84 SFRPAGE ; /* SFR PAGE SELECT */ -__sfr __at 0x85 SFRNEXT ; /* SFR STACK NEXT PAGE */ -__sfr __at 0x86 SFRLAST ; /* SFR STACK LAST PAGE */ -__sfr __at 0x87 PCON ; /* POWER CONTROL */ -__sfr __at 0x90 P1 ; /* PORT 1 */ -__sfr __at 0xA0 P2 ; /* PORT 2 */ -__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ -__sfr __at 0xB0 P3 ; /* PORT 3 */ -__sfr __at 0xB1 PSBANK ; /* FLASH BANK SELECT */ -__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ -__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ -__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ -__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ -__sfr __at 0xE7 EIE2 ; /* EXTERNAL INTERRUPT ENABLE 2 */ -__sfr __at 0xF0 B ; /* B REGISTER */ -__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ -__sfr __at 0xF7 EIP2 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 2 */ -__sfr __at 0xFF WDTCN ; /* WATCHDOG TIMER CONTROL */ +__sfr __at 0x80 P0 ; /* PORT 0 */ +__sfr __at 0x81 SP ; /* STACK POINTER */ +__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ +__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ +__sfr __at 0x84 SFRPAGE ; /* SFR PAGE SELECT */ +__sfr __at 0x85 SFRNEXT ; /* SFR STACK NEXT PAGE */ +__sfr __at 0x86 SFRLAST ; /* SFR STACK LAST PAGE */ +__sfr __at 0x87 PCON ; /* POWER CONTROL */ +__sfr __at 0x90 P1 ; /* PORT 1 */ +__sfr __at 0xA0 P2 ; /* PORT 2 */ +__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ +__sfr __at 0xB0 P3 ; /* PORT 3 */ +__sfr __at 0xB1 PSBANK ; /* FLASH BANK SELECT */ +__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ +__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ +__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ +__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ +__sfr __at 0xE7 EIE2 ; /* EXTERNAL INTERRUPT ENABLE 2 */ +__sfr __at 0xF0 B ; /* B REGISTER */ +__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ +__sfr __at 0xF7 EIP2 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 2 */ +__sfr __at 0xFF WDTCN ; /* WATCHDOG TIMER CONTROL */ /* Page 0x00 */ -__sfr __at 0x88 TCON ; /* TIMER CONTROL */ -__sfr __at 0x89 TMOD ; /* TIMER MODE */ -__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ -__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ -__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ -__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ -__sfr __at 0x8E CKCON ; /* TIMER 0/1 CLOCK CONTROL */ -__sfr __at 0x8F PSCTL ; /* FLASH WRITE/ERASE CONTROL */ -__sfr __at 0x91 SSTA0 ; /* UART 0 STATUS */ -__sfr __at 0x98 SCON0 ; /* UART 0 CONTROL */ -__sfr __at 0x98 SCON ; /* UART 0 CONTROL */ -__sfr __at 0x99 SBUF0 ; /* UART 0 BUFFER */ -__sfr __at 0x99 SBUF ; /* UART 0 BUFFER */ -__sfr __at 0x9A SPI0CFG ; /* SPI 0 CONFIGURATION */ -__sfr __at 0x9B SPI0DAT ; /* SPI 0 DATA */ -__sfr __at 0x9D SPI0CKR ; /* SPI 0 CLOCK RATE CONTROL */ -__sfr __at 0xA1 EMI0TC ; /* EMIF TIMING CONTROL */ -__sfr __at 0xA2 EMI0CN ; /* EMIF CONTROL */ -__sfr __at 0xA2 _XPAGE ; /* XDATA/PDATA PAGE */ -__sfr __at 0xA3 EMI0CF ; /* EMIF CONFIGURATION */ -__sfr __at 0xA9 SADDR0 ; /* UART 0 SLAVE ADDRESS */ -__sfr __at 0xB7 FLSCL ; /* FLASH SCALE */ -__sfr __at 0xB9 SADEN0 ; /* UART 0 SLAVE ADDRESS MASK */ -__sfr __at 0xBA AMX0CF ; /* ADC 0 MUX CONFIGURATION */ -__sfr __at 0xBB AMX0SL ; /* ADC 0 MUX CHANNEL SELECTION */ -__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ -__sfr __at 0xBE ADC0L ; /* ADC 0 DATA - LOW BYTE */ -__sfr __at 0xBF ADC0H ; /* ADC 0 DATA - HIGH BYTE */ -__sfr __at 0xC0 SMB0CN ; /* SMBUS 0 CONTROL */ -__sfr __at 0xC1 SMB0STA ; /* SMBUS 0 STATUS */ -__sfr __at 0xC2 SMB0DAT ; /* SMBUS 0 DATA */ -__sfr __at 0xC3 SMB0ADR ; /* SMBUS 0 SLAVE ADDRESS */ -__sfr __at 0xC4 ADC0GTL ; /* ADC 0 GREATER-THAN REGISTER - LOW BYTE */ -__sfr __at 0xC5 ADC0GTH ; /* ADC 0 GREATER-THAN REGISTER - HIGH BYTE */ -__sfr __at 0xC6 ADC0LTL ; /* ADC 0 LESS-THAN REGISTER - LOW BYTE */ -__sfr __at 0xC7 ADC0LTH ; /* ADC 0 LESS-THAN REGISTER - HIGH BYTE */ -__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ -__sfr __at 0xC9 TMR2CF ; /* TIMER 2 CONFIGURATION */ -__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xCF SMB0CR ; /* SMBUS 0 CLOCK RATE */ -__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ -__sfr __at 0xD2 DAC0L ; /* DAC 0 REGISTER - LOW BYTE */ -__sfr __at 0xD3 DAC0H ; /* DAC 0 REGISTER - HIGH BYTE */ -__sfr __at 0xD4 DAC0CN ; /* DAC 0 CONTROL */ -__sfr __at 0xD8 PCA0CN ; /* PCA 0 COUNTER CONTROL */ -__sfr __at 0xD9 PCA0MD ; /* PCA 0 COUNTER MODE */ -__sfr __at 0xDA PCA0CPM0 ; /* PCA 0 MODULE 0 CONTROL */ -__sfr __at 0xDB PCA0CPM1 ; /* PCA 0 MODULE 1 CONTROL */ -__sfr __at 0xDC PCA0CPM2 ; /* PCA 0 MODULE 2 CONTROL */ -__sfr __at 0xDD PCA0CPM3 ; /* PCA 0 MODULE 3 CONTROL */ -__sfr __at 0xDE PCA0CPM4 ; /* PCA 0 MODULE 4 CONTROL */ -__sfr __at 0xDF PCA0CPM5 ; /* PCA 0 MODULE 5 CONTROL */ -__sfr __at 0xE1 PCA0CPL5 ; /* PCA 0 MODULE 5 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xE2 PCA0CPH5 ; /* PCA 0 MODULE 5 CAPTURE/COMPARE - HIGH BYTE */ -__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ -__sfr __at 0xE9 PCA0CPL2 ; /* PCA 0 MODULE 2 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xEA PCA0CPH2 ; /* PCA 0 MODULE 2 CAPTURE/COMPARE - HIGH BYTE */ -__sfr __at 0xEB PCA0CPL3 ; /* PCA 0 MODULE 3 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xEC PCA0CPH3 ; /* PCA 0 MODULE 3 CAPTURE/COMPARE - HIGH BYTE */ -__sfr __at 0xED PCA0CPL4 ; /* PCA 0 MODULE 4 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xEE PCA0CPH4 ; /* PCA 0 MODULE 4 CAPTURE/COMPARE - HIGH BYTE */ -__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ -__sfr __at 0xF8 SPI0CN ; /* SPI 0 CONTROL */ -__sfr __at 0xF9 PCA0L ; /* PCA 0 TIMER - LOW BYTE */ -__sfr __at 0xFA PCA0H ; /* PCA 0 TIMER - HIGH BYTE */ -__sfr __at 0xFB PCA0CPL0 ; /* PCA 0 MODULE 0 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xFC PCA0CPH0 ; /* PCA 0 MODULE 0 CAPTURE/COMPARE - HIGH BYTE */ -__sfr __at 0xFD PCA0CPL1 ; /* PCA 0 MODULE 1 CAPTURE/COMPARE - LOW BYTE */ -__sfr __at 0xFE PCA0CPH1 ; /* PCA 0 MODULE 1 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0x88 TCON ; /* TIMER CONTROL */ +__sfr __at 0x89 TMOD ; /* TIMER MODE */ +__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ +__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ +__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ +__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ +__sfr __at 0x8E CKCON ; /* TIMER 0/1 CLOCK CONTROL */ +__sfr __at 0x8F PSCTL ; /* FLASH WRITE/ERASE CONTROL */ +__sfr __at 0x91 SSTA0 ; /* UART 0 STATUS */ +__sfr __at 0x98 SCON0 ; /* UART 0 CONTROL */ +__sfr __at 0x98 SCON ; /* UART 0 CONTROL */ +__sfr __at 0x99 SBUF0 ; /* UART 0 BUFFER */ +__sfr __at 0x99 SBUF ; /* UART 0 BUFFER */ +__sfr __at 0x9A SPI0CFG ; /* SPI 0 CONFIGURATION */ +__sfr __at 0x9B SPI0DAT ; /* SPI 0 DATA */ +__sfr __at 0x9D SPI0CKR ; /* SPI 0 CLOCK RATE CONTROL */ +__sfr __at 0xA1 EMI0TC ; /* EMIF TIMING CONTROL */ +__sfr __at 0xA2 EMI0CN ; /* EMIF CONTROL */ +__sfr __at 0xA2 _XPAGE ; /* XDATA/PDATA PAGE */ +__sfr __at 0xA3 EMI0CF ; /* EMIF CONFIGURATION */ +__sfr __at 0xA9 SADDR0 ; /* UART 0 SLAVE ADDRESS */ +__sfr __at 0xB7 FLSCL ; /* FLASH SCALE */ +__sfr __at 0xB9 SADEN0 ; /* UART 0 SLAVE ADDRESS MASK */ +__sfr __at 0xBA AMX0CF ; /* ADC 0 MUX CONFIGURATION */ +__sfr __at 0xBB AMX0SL ; /* ADC 0 MUX CHANNEL SELECTION */ +__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ +__sfr __at 0xBE ADC0L ; /* ADC 0 DATA - LOW BYTE */ +__sfr __at 0xBF ADC0H ; /* ADC 0 DATA - HIGH BYTE */ +__sfr __at 0xC0 SMB0CN ; /* SMBUS 0 CONTROL */ +__sfr __at 0xC1 SMB0STA ; /* SMBUS 0 STATUS */ +__sfr __at 0xC2 SMB0DAT ; /* SMBUS 0 DATA */ +__sfr __at 0xC3 SMB0ADR ; /* SMBUS 0 SLAVE ADDRESS */ +__sfr __at 0xC4 ADC0GTL ; /* ADC 0 GREATER-THAN REGISTER - LOW BYTE */ +__sfr __at 0xC5 ADC0GTH ; /* ADC 0 GREATER-THAN REGISTER - HIGH BYTE */ +__sfr __at 0xC6 ADC0LTL ; /* ADC 0 LESS-THAN REGISTER - LOW BYTE */ +__sfr __at 0xC7 ADC0LTH ; /* ADC 0 LESS-THAN REGISTER - HIGH BYTE */ +__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ +__sfr __at 0xC9 TMR2CF ; /* TIMER 2 CONFIGURATION */ +__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xCF SMB0CR ; /* SMBUS 0 CLOCK RATE */ +__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ +__sfr __at 0xD2 DAC0L ; /* DAC 0 REGISTER - LOW BYTE */ +__sfr __at 0xD3 DAC0H ; /* DAC 0 REGISTER - HIGH BYTE */ +__sfr __at 0xD4 DAC0CN ; /* DAC 0 CONTROL */ +__sfr __at 0xD8 PCA0CN ; /* PCA 0 COUNTER CONTROL */ +__sfr __at 0xD9 PCA0MD ; /* PCA 0 COUNTER MODE */ +__sfr __at 0xDA PCA0CPM0 ; /* PCA 0 MODULE 0 CONTROL */ +__sfr __at 0xDB PCA0CPM1 ; /* PCA 0 MODULE 1 CONTROL */ +__sfr __at 0xDC PCA0CPM2 ; /* PCA 0 MODULE 2 CONTROL */ +__sfr __at 0xDD PCA0CPM3 ; /* PCA 0 MODULE 3 CONTROL */ +__sfr __at 0xDE PCA0CPM4 ; /* PCA 0 MODULE 4 CONTROL */ +__sfr __at 0xDF PCA0CPM5 ; /* PCA 0 MODULE 5 CONTROL */ +__sfr __at 0xE1 PCA0CPL5 ; /* PCA 0 MODULE 5 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xE2 PCA0CPH5 ; /* PCA 0 MODULE 5 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ +__sfr __at 0xE9 PCA0CPL2 ; /* PCA 0 MODULE 2 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xEA PCA0CPH2 ; /* PCA 0 MODULE 2 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0xEB PCA0CPL3 ; /* PCA 0 MODULE 3 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xEC PCA0CPH3 ; /* PCA 0 MODULE 3 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0xED PCA0CPL4 ; /* PCA 0 MODULE 4 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xEE PCA0CPH4 ; /* PCA 0 MODULE 4 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ +__sfr __at 0xF8 SPI0CN ; /* SPI 0 CONTROL */ +__sfr __at 0xF9 PCA0L ; /* PCA 0 TIMER - LOW BYTE */ +__sfr __at 0xFA PCA0H ; /* PCA 0 TIMER - HIGH BYTE */ +__sfr __at 0xFB PCA0CPL0 ; /* PCA 0 MODULE 0 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xFC PCA0CPH0 ; /* PCA 0 MODULE 0 CAPTURE/COMPARE - HIGH BYTE */ +__sfr __at 0xFD PCA0CPL1 ; /* PCA 0 MODULE 1 CAPTURE/COMPARE - LOW BYTE */ +__sfr __at 0xFE PCA0CPH1 ; /* PCA 0 MODULE 1 CAPTURE/COMPARE - HIGH BYTE */ /* Page 0x01 */ -__sfr __at 0x88 CPT0CN ; /* COMPARATOR 0 CONTROL */ -__sfr __at 0x89 CPT0MD ; /* COMPARATOR 0 CONFIGURATION */ -__sfr __at 0x98 SCON1 ; /* UART 1 CONTROL */ -__sfr __at 0x99 SBUF1 ; /* UART 1 BUFFER */ -__sfr __at 0xC8 TMR3CN ; /* TIMER 3 CONTROL */ -__sfr __at 0xC9 TMR3CF ; /* TIMER 3 CONFIGURATION */ -__sfr __at 0xCA RCAP3L ; /* TIMER 3 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCB RCAP3H ; /* TIMER 3 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCC TMR3L ; /* TIMER 3 - LOW BYTE */ -__sfr __at 0xCD TMR3H ; /* TIMER 3 - HIGH BYTE */ -__sfr __at 0xD2 DAC1L ; /* DAC 1 REGISTER - LOW BYTE */ -__sfr __at 0xD3 DAC1H ; /* DAC 1 REGISTER - HIGH BYTE */ -__sfr __at 0xD4 DAC1CN ; /* DAC 1 CONTROL */ +__sfr __at 0x88 CPT0CN ; /* COMPARATOR 0 CONTROL */ +__sfr __at 0x89 CPT0MD ; /* COMPARATOR 0 CONFIGURATION */ +__sfr __at 0x98 SCON1 ; /* UART 1 CONTROL */ +__sfr __at 0x99 SBUF1 ; /* UART 1 BUFFER */ +__sfr __at 0xC8 TMR3CN ; /* TIMER 3 CONTROL */ +__sfr __at 0xC9 TMR3CF ; /* TIMER 3 CONFIGURATION */ +__sfr __at 0xCA RCAP3L ; /* TIMER 3 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCB RCAP3H ; /* TIMER 3 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCC TMR3L ; /* TIMER 3 - LOW BYTE */ +__sfr __at 0xCD TMR3H ; /* TIMER 3 - HIGH BYTE */ +__sfr __at 0xD2 DAC1L ; /* DAC 1 REGISTER - LOW BYTE */ +__sfr __at 0xD3 DAC1H ; /* DAC 1 REGISTER - HIGH BYTE */ +__sfr __at 0xD4 DAC1CN ; /* DAC 1 CONTROL */ /* Page 0x02 */ -__sfr __at 0x88 CPT1CN ; /* COMPARATOR 1 CONTROL */ -__sfr __at 0x89 CPT1MD ; /* COMPARATOR 1 CONFIGURATION */ -__sfr __at 0xBA AMX2CF ; /* ADC 2 MUX CONFIGURATION */ -__sfr __at 0xBB AMX2SL ; /* ADC 2 MUX CHANNEL SELECTION */ -__sfr __at 0xBC ADC2CF ; /* ADC 2 CONFIGURATION */ -__sfr __at 0xBE ADC2 ; /* ADC 2 DATA */ -__sfr __at 0xC4 ADC2GT ; /* ADC 2 GREATER-THAN REGISTER */ -__sfr __at 0xC6 ADC2LT ; /* ADC 2 LESS-THAN REGISTER */ -__sfr __at 0xC8 TMR4CN ; /* TIMER 4 CONTROL */ -__sfr __at 0xC9 TMR4CF ; /* TIMER 4 CONFIGURATION */ -__sfr __at 0xCA RCAP4L ; /* TIMER 4 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCB RCAP4H ; /* TIMER 4 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCC TMR4L ; /* TIMER 4 - LOW BYTE */ -__sfr __at 0xCD TMR4H ; /* TIMER 4 - HIGH BYTE */ -__sfr __at 0xE8 ADC2CN ; /* ADC 2 CONTROL */ +__sfr __at 0x88 CPT1CN ; /* COMPARATOR 1 CONTROL */ +__sfr __at 0x89 CPT1MD ; /* COMPARATOR 1 CONFIGURATION */ +__sfr __at 0xBA AMX2CF ; /* ADC 2 MUX CONFIGURATION */ +__sfr __at 0xBB AMX2SL ; /* ADC 2 MUX CHANNEL SELECTION */ +__sfr __at 0xBC ADC2CF ; /* ADC 2 CONFIGURATION */ +__sfr __at 0xBE ADC2 ; /* ADC 2 DATA */ +__sfr __at 0xC4 ADC2GT ; /* ADC 2 GREATER-THAN REGISTER */ +__sfr __at 0xC6 ADC2LT ; /* ADC 2 LESS-THAN REGISTER */ +__sfr __at 0xC8 TMR4CN ; /* TIMER 4 CONTROL */ +__sfr __at 0xC9 TMR4CF ; /* TIMER 4 CONFIGURATION */ +__sfr __at 0xCA RCAP4L ; /* TIMER 4 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCB RCAP4H ; /* TIMER 4 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCC TMR4L ; /* TIMER 4 - LOW BYTE */ +__sfr __at 0xCD TMR4H ; /* TIMER 4 - HIGH BYTE */ +__sfr __at 0xE8 ADC2CN ; /* ADC 2 CONTROL */ /* Page 0x03 */ -__sfr __at 0x91 MAC0BL ; /* MAC0 B Register Low Byte */ -__sfr __at 0x92 MAC0BH ; /* MAC0 B Register High Byte */ -__sfr __at 0x93 MAC0ACC0 ; /* MAC0 Accumulator Byte 0 (LSB) */ -__sfr __at 0x94 MAC0ACC1 ; /* MAC0 Accumulator Byte 1 */ -__sfr __at 0x95 MAC0ACC2 ; /* MAC0 Accumulator Byte 2 */ -__sfr __at 0x96 MAC0ACC3 ; /* MAC0 Accumulator Byte 3 (MSB) */ -__sfr __at 0x97 MAC0OVR ; /* MAC0 Accumulator Overflow */ -__sfr __at 0xC0 MAC0STA ; /* MAC0 Status Register */ -__sfr __at 0xC1 MAC0AL ; /* MAC0 A Register Low Byte */ -__sfr __at 0xC2 MAC0AH ; /* MAC0 A Register High Byte */ -__sfr __at 0xC3 MAC0CF ; /* MAC0 Configuration */ -__sfr __at 0xCE MAC0RNDL ; /* MAC0 Rounding Register Low Byte */ -__sfr __at 0xCF MAC0RNDH ; /* MAC0 Rounding Register High Byte */ +__sfr __at 0x91 MAC0BL ; /* MAC0 B Register Low Byte */ +__sfr __at 0x92 MAC0BH ; /* MAC0 B Register High Byte */ +__sfr __at 0x93 MAC0ACC0 ; /* MAC0 Accumulator Byte 0 (LSB) */ +__sfr __at 0x94 MAC0ACC1 ; /* MAC0 Accumulator Byte 1 */ +__sfr __at 0x95 MAC0ACC2 ; /* MAC0 Accumulator Byte 2 */ +__sfr __at 0x96 MAC0ACC3 ; /* MAC0 Accumulator Byte 3 (MSB) */ +__sfr __at 0x97 MAC0OVR ; /* MAC0 Accumulator Overflow */ +__sfr __at 0xC0 MAC0STA ; /* MAC0 Status Register */ +__sfr __at 0xC1 MAC0AL ; /* MAC0 A Register Low Byte */ +__sfr __at 0xC2 MAC0AH ; /* MAC0 A Register High Byte */ +__sfr __at 0xC3 MAC0CF ; /* MAC0 Configuration */ +__sfr __at 0xCE MAC0RNDL ; /* MAC0 Rounding Register Low Byte */ +__sfr __at 0xCF MAC0RNDH ; /* MAC0 Rounding Register High Byte */ /* Page 0x0F */ -__sfr __at 0x88 FLSTAT ; /* FLASH STATUS */ -__sfr __at 0x89 PLL0CN ; /* PLL 0 CONTROL */ -__sfr __at 0x8A OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ -__sfr __at 0x8B OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ -__sfr __at 0x8C OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ -__sfr __at 0x8D PLL0DIV ; /* PLL 0 DIVIDER */ -__sfr __at 0x8E PLL0MUL ; /* PLL 0 MULTIPLIER */ -__sfr __at 0x8F PLL0FLT ; /* PLL 0 FILTER */ -__sfr __at 0x96 SFRPGCN ; /* SFR PAGE CONTROL */ -__sfr __at 0x97 CLKSEL ; /* SYSTEM CLOCK SELECT */ -__sfr __at 0x9A CCH0MA ; /* CACHE MISS ACCUMULATOR */ -__sfr __at 0x9C P4MDOUT ; /* PORT 4 OUTPUT MODE */ -__sfr __at 0x9D P5MDOUT ; /* PORT 5 OUTPUT MODE */ -__sfr __at 0x9E P6MDOUT ; /* PORT 6 OUTPUT MODE */ -__sfr __at 0x9F P7MDOUT ; /* PORT 7 OUTPUT MODE */ -__sfr __at 0xA1 CCH0CN ; /* CACHE CONTROL */ -__sfr __at 0xA2 CCH0TN ; /* CACHE TUNING REGISTER */ -__sfr __at 0xA3 CCH0LC ; /* CACHE LOCK */ -__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE */ -__sfr __at 0xA5 P1MDOUT ; /* PORT 1 OUTPUT MODE */ -__sfr __at 0xA6 P2MDOUT ; /* PORT 2 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA7 P3MDOUT ; /* PORT 3 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xAD P1MDIN ; /* PORT 1 INPUT MODE */ -__sfr __at 0xB7 FLACL ; /* FLASH ACCESS LIMIT */ -__sfr __at 0xC8 P4 ; /* PORT 4 */ -__sfr __at 0xD8 P5 ; /* PORT 5 */ -__sfr __at 0xE1 XBR0 ; /* CROSSBAR CONFIGURATION REGISTER 0 */ -__sfr __at 0xE2 XBR1 ; /* CROSSBAR CONFIGURATION REGISTER 1 */ -__sfr __at 0xE3 XBR2 ; /* CROSSBAR CONFIGURATION REGISTER 2 */ -__sfr __at 0xE8 P6 ; /* PORT 6 */ -__sfr __at 0xF8 P7 ; /* PORT 7 */ +__sfr __at 0x88 FLSTAT ; /* FLASH STATUS */ +__sfr __at 0x89 PLL0CN ; /* PLL 0 CONTROL */ +__sfr __at 0x8A OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ +__sfr __at 0x8B OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ +__sfr __at 0x8C OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ +__sfr __at 0x8D PLL0DIV ; /* PLL 0 DIVIDER */ +__sfr __at 0x8E PLL0MUL ; /* PLL 0 MULTIPLIER */ +__sfr __at 0x8F PLL0FLT ; /* PLL 0 FILTER */ +__sfr __at 0x96 SFRPGCN ; /* SFR PAGE CONTROL */ +__sfr __at 0x97 CLKSEL ; /* SYSTEM CLOCK SELECT */ +__sfr __at 0x9A CCH0MA ; /* CACHE MISS ACCUMULATOR */ +__sfr __at 0x9C P4MDOUT ; /* PORT 4 OUTPUT MODE */ +__sfr __at 0x9D P5MDOUT ; /* PORT 5 OUTPUT MODE */ +__sfr __at 0x9E P6MDOUT ; /* PORT 6 OUTPUT MODE */ +__sfr __at 0x9F P7MDOUT ; /* PORT 7 OUTPUT MODE */ +__sfr __at 0xA1 CCH0CN ; /* CACHE CONTROL */ +__sfr __at 0xA2 CCH0TN ; /* CACHE TUNING REGISTER */ +__sfr __at 0xA3 CCH0LC ; /* CACHE LOCK */ +__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE */ +__sfr __at 0xA5 P1MDOUT ; /* PORT 1 OUTPUT MODE */ +__sfr __at 0xA6 P2MDOUT ; /* PORT 2 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA7 P3MDOUT ; /* PORT 3 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xAD P1MDIN ; /* PORT 1 INPUT MODE */ +__sfr __at 0xB7 FLACL ; /* FLASH ACCESS LIMIT */ +__sfr __at 0xC8 P4 ; /* PORT 4 */ +__sfr __at 0xD8 P5 ; /* PORT 5 */ +__sfr __at 0xE1 XBR0 ; /* CROSSBAR CONFIGURATION REGISTER 0 */ +__sfr __at 0xE2 XBR1 ; /* CROSSBAR CONFIGURATION REGISTER 1 */ +__sfr __at 0xE3 XBR2 ; /* CROSSBAR CONFIGURATION REGISTER 2 */ +__sfr __at 0xE8 P6 ; /* PORT 6 */ +__sfr __at 0xF8 P7 ; /* PORT 7 */ + + +/* WORD/DWORD Registers */ + +/* Page 0x00 */ +__sfr16 __at 0x8C8A TMR0 ; /* TIMER 0 COUNTER */ +__sfr16 __at 0x8D8B TMR1 ; /* TIMER 1 COUNTER */ +__sfr16 __at 0xCDCC TMR2 ; /* TIMER 2 COUNTER */ +__sfr16 __at 0xCBCA RCAP2 ; /* TIMER 2 CAPTURE REGISTER WORD */ +__sfr16 __at 0xBFBE ADC0 ; /* ADC 0 DATA WORD */ +__sfr16 __at 0xC5C4 ADC0GT ; /* ADC 0 GREATER-THAN REGISTER WORD */ +__sfr16 __at 0xC7C6 ADC0LT ; /* ADC 0 LESS-THAN REGISTER WORD */ +__sfr16 __at 0xD3D2 DAC0 ; /* DAC 0 REGISTER WORD */ +__sfr16 __at 0xFAF9 PCA0 ; /* PCA 0 TIMER COUNTER */ +__sfr16 __at 0xFCFB PCA0CP0 ; /* PCA 0 MODULE 0 CAPTURE/COMPARE WORD */ +__sfr16 __at 0xFEFD PCA0CP1 ; /* PCA 0 MODULE 1 CAPTURE/COMPARE WORD */ +__sfr16 __at 0xEAE9 PCA0CP2 ; /* PCA 0 MODULE 2 CAPTURE/COMPARE WORD */ +__sfr16 __at 0xECEB PCA0CP3 ; /* PCA 0 MODULE 3 CAPTURE/COMPARE WORD */ +__sfr16 __at 0xEEED PCA0CP4 ; /* PCA 0 MODULE 4 CAPTURE/COMPARE WORD */ +__sfr16 __at 0xE2E1 PCA0CP5 ; /* PCA 0 MODULE 5 CAPTURE/COMPARE WORD */ + +/* Page 0x01 */ +__sfr16 __at 0xCDCC TMR3 ; /* TIMER 3 COUNTER */ +__sfr16 __at 0xCBCA RCAP3 ; /* TIMER 3 CAPTURE REGISTER WORD */ +__sfr16 __at 0xD3D2 DAC1 ; /* DAC 1 REGISTER WORD */ + +/* Page 0x02 */ +__sfr16 __at 0xCDCC TMR4 ; /* TIMER 4 COUNTER */ +__sfr16 __at 0xCBCA RCAP4 ; /* TIMER 4 CAPTURE REGISTER WORD */ + +/* Page 0x03 */ +__sfr16 __at 0xC2C1 MAC0A ; /* MAC0 A Register */ + /* No sfr16 definition for MAC0B because MAC0BL must be written last */ +__sfr32 __at 0x96959493 MAC0ACC ; /* MAC0 Accumulator */ +__sfr16 __at 0xCFCE MAC0RND ; /* MAC0 Rounding Register */ /* BIT Registers */ /* P0 0x80 */ -__sbit __at 0x80 P0_0 ; -__sbit __at 0x81 P0_1 ; -__sbit __at 0x82 P0_2 ; -__sbit __at 0x83 P0_3 ; -__sbit __at 0x84 P0_4 ; -__sbit __at 0x85 P0_5 ; -__sbit __at 0x86 P0_6 ; -__sbit __at 0x87 P0_7 ; +__sbit __at 0x80 P0_0 ; +__sbit __at 0x81 P0_1 ; +__sbit __at 0x82 P0_2 ; +__sbit __at 0x83 P0_3 ; +__sbit __at 0x84 P0_4 ; +__sbit __at 0x85 P0_5 ; +__sbit __at 0x86 P0_6 ; +__sbit __at 0x87 P0_7 ; /* TCON 0x88 */ -__sbit __at 0x88 IT0 ; /* EXT. INTERRUPT 0 TYPE */ -__sbit __at 0x89 IE0 ; /* EXT. INTERRUPT 0 EDGE FLAG */ -__sbit __at 0x8A IT1 ; /* EXT. INTERRUPT 1 TYPE */ -__sbit __at 0x8B IE1 ; /* EXT. INTERRUPT 1 EDGE FLAG */ -__sbit __at 0x8C TR0 ; /* TIMER 0 ON/OFF CONTROL */ -__sbit __at 0x8D TF0 ; /* TIMER 0 OVERFLOW FLAG */ -__sbit __at 0x8E TR1 ; /* TIMER 1 ON/OFF CONTROL */ -__sbit __at 0x8F TF1 ; /* TIMER 1 OVERFLOW FLAG */ +__sbit __at 0x88 IT0 ; /* EXT. INTERRUPT 0 TYPE */ +__sbit __at 0x89 IE0 ; /* EXT. INTERRUPT 0 EDGE FLAG */ +__sbit __at 0x8A IT1 ; /* EXT. INTERRUPT 1 TYPE */ +__sbit __at 0x8B IE1 ; /* EXT. INTERRUPT 1 EDGE FLAG */ +__sbit __at 0x8C TR0 ; /* TIMER 0 ON/OFF CONTROL */ +__sbit __at 0x8D TF0 ; /* TIMER 0 OVERFLOW FLAG */ +__sbit __at 0x8E TR1 ; /* TIMER 1 ON/OFF CONTROL */ +__sbit __at 0x8F TF1 ; /* TIMER 1 OVERFLOW FLAG */ /* CPT0CN 0x88 */ -__sbit __at 0x88 CP0HYN0 ; /* COMPARATOR 0 NEGATIVE HYSTERESIS 0 */ -__sbit __at 0x89 CP0HYN1 ; /* COMPARATOR 0 NEGATIVE HYSTERESIS 1 */ -__sbit __at 0x8A CP0HYP0 ; /* COMPARATOR 0 POSITIVE HYSTERESIS 0 */ -__sbit __at 0x8B CP0HYP1 ; /* COMPARATOR 0 POSITIVE HYSTERESIS 1 */ -__sbit __at 0x8C CP0FIF ; /* COMPARATOR 0 FALLING EDGE INTERRUPT */ -__sbit __at 0x8D CP0RIF ; /* COMPARATOR 0 RISING EDGE INTERRUPT */ -__sbit __at 0x8E CP0OUT ; /* COMPARATOR 0 OUTPUT */ -__sbit __at 0x8F CP0EN ; /* COMPARATOR 0 ENABLE */ +__sbit __at 0x88 CP0HYN0 ; /* COMPARATOR 0 NEGATIVE HYSTERESIS 0 */ +__sbit __at 0x89 CP0HYN1 ; /* COMPARATOR 0 NEGATIVE HYSTERESIS 1 */ +__sbit __at 0x8A CP0HYP0 ; /* COMPARATOR 0 POSITIVE HYSTERESIS 0 */ +__sbit __at 0x8B CP0HYP1 ; /* COMPARATOR 0 POSITIVE HYSTERESIS 1 */ +__sbit __at 0x8C CP0FIF ; /* COMPARATOR 0 FALLING EDGE INTERRUPT */ +__sbit __at 0x8D CP0RIF ; /* COMPARATOR 0 RISING EDGE INTERRUPT */ +__sbit __at 0x8E CP0OUT ; /* COMPARATOR 0 OUTPUT */ +__sbit __at 0x8F CP0EN ; /* COMPARATOR 0 ENABLE */ /* CPT1CN 0x88 */ -__sbit __at 0x88 CP1HYN0 ; /* COMPARATOR 1 NEGATIVE HYSTERESIS 0 */ -__sbit __at 0x89 CP1HYN1 ; /* COMPARATOR 1 NEGATIVE HYSTERESIS 1 */ -__sbit __at 0x8A CP1HYP0 ; /* COMPARATOR 1 POSITIVE HYSTERESIS 0 */ -__sbit __at 0x8B CP1HYP1 ; /* COMPARATOR 1 POSITIVE HYSTERESIS 1 */ -__sbit __at 0x8C CP1FIF ; /* COMPARATOR 1 FALLING EDGE INTERRUPT */ -__sbit __at 0x8D CP1RIF ; /* COMPARATOR 1 RISING EDGE INTERRUPT */ -__sbit __at 0x8E CP1OUT ; /* COMPARATOR 1 OUTPUT */ -__sbit __at 0x8F CP1EN ; /* COMPARATOR 1 ENABLE */ +__sbit __at 0x88 CP1HYN0 ; /* COMPARATOR 1 NEGATIVE HYSTERESIS 0 */ +__sbit __at 0x89 CP1HYN1 ; /* COMPARATOR 1 NEGATIVE HYSTERESIS 1 */ +__sbit __at 0x8A CP1HYP0 ; /* COMPARATOR 1 POSITIVE HYSTERESIS 0 */ +__sbit __at 0x8B CP1HYP1 ; /* COMPARATOR 1 POSITIVE HYSTERESIS 1 */ +__sbit __at 0x8C CP1FIF ; /* COMPARATOR 1 FALLING EDGE INTERRUPT */ +__sbit __at 0x8D CP1RIF ; /* COMPARATOR 1 RISING EDGE INTERRUPT */ +__sbit __at 0x8E CP1OUT ; /* COMPARATOR 1 OUTPUT */ +__sbit __at 0x8F CP1EN ; /* COMPARATOR 1 ENABLE */ /* FLSTAT 0x88 */ -__sbit __at 0x88 FLHBUSY ; /* FLASH BUSY */ +__sbit __at 0x88 FLHBUSY ; /* FLASH BUSY */ /* P1 0x90 */ -__sbit __at 0x90 P1_0 ; -__sbit __at 0x91 P1_1 ; -__sbit __at 0x92 P1_2 ; -__sbit __at 0x93 P1_3 ; -__sbit __at 0x94 P1_4 ; -__sbit __at 0x95 P1_5 ; -__sbit __at 0x96 P1_6 ; -__sbit __at 0x97 P1_7 ; +__sbit __at 0x90 P1_0 ; +__sbit __at 0x91 P1_1 ; +__sbit __at 0x92 P1_2 ; +__sbit __at 0x93 P1_3 ; +__sbit __at 0x94 P1_4 ; +__sbit __at 0x95 P1_5 ; +__sbit __at 0x96 P1_6 ; +__sbit __at 0x97 P1_7 ; /* SCON0 0x98 */ -__sbit __at 0x98 RI0 ; /* UART 0 RX INTERRUPT FLAG */ -__sbit __at 0x98 RI ; /* UART 0 RX INTERRUPT FLAG */ -__sbit __at 0x99 TI0 ; /* UART 0 TX INTERRUPT FLAG */ -__sbit __at 0x99 TI ; /* UART 0 TX INTERRUPT FLAG */ -__sbit __at 0x9A RB80 ; /* UART 0 RX BIT 8 */ -__sbit __at 0x9B TB80 ; /* UART 0 TX BIT 8 */ -__sbit __at 0x9C REN0 ; /* UART 0 RX ENABLE */ -__sbit __at 0x9C REN ; /* UART 0 RX ENABLE */ -__sbit __at 0x9D SM20 ; /* UART 0 MULTIPROCESSOR EN */ -__sbit __at 0x9E SM10 ; /* UART 0 MODE 1 */ -__sbit __at 0x9F SM00 ; /* UART 0 MODE 0 */ +__sbit __at 0x98 RI0 ; /* UART 0 RX INTERRUPT FLAG */ +__sbit __at 0x98 RI ; /* UART 0 RX INTERRUPT FLAG */ +__sbit __at 0x99 TI0 ; /* UART 0 TX INTERRUPT FLAG */ +__sbit __at 0x99 TI ; /* UART 0 TX INTERRUPT FLAG */ +__sbit __at 0x9A RB80 ; /* UART 0 RX BIT 8 */ +__sbit __at 0x9B TB80 ; /* UART 0 TX BIT 8 */ +__sbit __at 0x9C REN0 ; /* UART 0 RX ENABLE */ +__sbit __at 0x9C REN ; /* UART 0 RX ENABLE */ +__sbit __at 0x9D SM20 ; /* UART 0 MULTIPROCESSOR EN */ +__sbit __at 0x9E SM10 ; /* UART 0 MODE 1 */ +__sbit __at 0x9F SM00 ; /* UART 0 MODE 0 */ /* SCON1 0x98 */ -__sbit __at 0x98 RI1 ; /* UART 1 RX INTERRUPT FLAG */ -__sbit __at 0x99 TI1 ; /* UART 1 TX INTERRUPT FLAG */ -__sbit __at 0x9A RB81 ; /* UART 1 RX BIT 8 */ -__sbit __at 0x9B TB81 ; /* UART 1 TX BIT 8 */ -__sbit __at 0x9C REN1 ; /* UART 1 RX ENABLE */ -__sbit __at 0x9D MCE1 ; /* UART 1 MCE */ -__sbit __at 0x9F S1MODE ; /* UART 1 MODE */ +__sbit __at 0x98 RI1 ; /* UART 1 RX INTERRUPT FLAG */ +__sbit __at 0x99 TI1 ; /* UART 1 TX INTERRUPT FLAG */ +__sbit __at 0x9A RB81 ; /* UART 1 RX BIT 8 */ +__sbit __at 0x9B TB81 ; /* UART 1 TX BIT 8 */ +__sbit __at 0x9C REN1 ; /* UART 1 RX ENABLE */ +__sbit __at 0x9D MCE1 ; /* UART 1 MCE */ +__sbit __at 0x9F S1MODE ; /* UART 1 MODE */ /* P2 0xA0 */ -__sbit __at 0xA0 P2_0 ; -__sbit __at 0xA1 P2_1 ; -__sbit __at 0xA2 P2_2 ; -__sbit __at 0xA3 P2_3 ; -__sbit __at 0xA4 P2_4 ; -__sbit __at 0xA5 P2_5 ; -__sbit __at 0xA6 P2_6 ; -__sbit __at 0xA7 P2_7 ; +__sbit __at 0xA0 P2_0 ; +__sbit __at 0xA1 P2_1 ; +__sbit __at 0xA2 P2_2 ; +__sbit __at 0xA3 P2_3 ; +__sbit __at 0xA4 P2_4 ; +__sbit __at 0xA5 P2_5 ; +__sbit __at 0xA6 P2_6 ; +__sbit __at 0xA7 P2_7 ; /* IE 0xA8 */ -__sbit __at 0xA8 EX0 ; /* EXTERNAL INTERRUPT 0 ENABLE */ -__sbit __at 0xA9 ET0 ; /* TIMER 0 INTERRUPT ENABLE */ -__sbit __at 0xAA EX1 ; /* EXTERNAL INTERRUPT 1 ENABLE */ -__sbit __at 0xAB ET1 ; /* TIMER 1 INTERRUPT ENABLE */ -__sbit __at 0xAC ES0 ; /* UART0 INTERRUPT ENABLE */ -__sbit __at 0xAC ES ; /* UART0 INTERRUPT ENABLE */ -__sbit __at 0xAD ET2 ; /* TIMER 2 INTERRUPT ENABLE */ -__sbit __at 0xAF EA ; /* GLOBAL INTERRUPT ENABLE */ +__sbit __at 0xA8 EX0 ; /* EXTERNAL INTERRUPT 0 ENABLE */ +__sbit __at 0xA9 ET0 ; /* TIMER 0 INTERRUPT ENABLE */ +__sbit __at 0xAA EX1 ; /* EXTERNAL INTERRUPT 1 ENABLE */ +__sbit __at 0xAB ET1 ; /* TIMER 1 INTERRUPT ENABLE */ +__sbit __at 0xAC ES0 ; /* UART0 INTERRUPT ENABLE */ +__sbit __at 0xAC ES ; /* UART0 INTERRUPT ENABLE */ +__sbit __at 0xAD ET2 ; /* TIMER 2 INTERRUPT ENABLE */ +__sbit __at 0xAF EA ; /* GLOBAL INTERRUPT ENABLE */ /* P3 0xB0 */ -__sbit __at 0xB0 P3_0 ; -__sbit __at 0xB1 P3_1 ; -__sbit __at 0xB2 P3_2 ; -__sbit __at 0xB3 P3_3 ; -__sbit __at 0xB4 P3_4 ; -__sbit __at 0xB5 P3_5 ; -__sbit __at 0xB6 P3_6 ; -__sbit __at 0xB7 P3_7 ; +__sbit __at 0xB0 P3_0 ; +__sbit __at 0xB1 P3_1 ; +__sbit __at 0xB2 P3_2 ; +__sbit __at 0xB3 P3_3 ; +__sbit __at 0xB4 P3_4 ; +__sbit __at 0xB5 P3_5 ; +__sbit __at 0xB6 P3_6 ; +__sbit __at 0xB7 P3_7 ; /* IP 0xB8 */ -__sbit __at 0xB8 PX0 ; /* EXTERNAL INTERRUPT 0 PRIORITY */ -__sbit __at 0xB9 PT0 ; /* TIMER 0 PRIORITY */ -__sbit __at 0xBA PX1 ; /* EXTERNAL INTERRUPT 1 PRIORITY */ -__sbit __at 0xBB PT1 ; /* TIMER 1 PRIORITY */ -__sbit __at 0xBC PS ; /* SERIAL PORT PRIORITY */ -__sbit __at 0xBD PT2 ; /* TIMER 2 PRIORITY */ +__sbit __at 0xB8 PX0 ; /* EXTERNAL INTERRUPT 0 PRIORITY */ +__sbit __at 0xB9 PT0 ; /* TIMER 0 PRIORITY */ +__sbit __at 0xBA PX1 ; /* EXTERNAL INTERRUPT 1 PRIORITY */ +__sbit __at 0xBB PT1 ; /* TIMER 1 PRIORITY */ +__sbit __at 0xBC PS ; /* SERIAL PORT PRIORITY */ +__sbit __at 0xBD PT2 ; /* TIMER 2 PRIORITY */ /* SMB0CN 0xC0 */ -__sbit __at 0xC0 SMBTOE ; /* SMBUS 0 TIMEOUT ENABLE */ -__sbit __at 0xC1 SMBFTE ; /* SMBUS 0 FREE TIMER ENABLE */ -__sbit __at 0xC2 AA ; /* SMBUS 0 ASSERT/ACKNOWLEDGE FLAG */ -__sbit __at 0xC3 SI ; /* SMBUS 0 INTERRUPT PENDING FLAG */ -__sbit __at 0xC4 STO ; /* SMBUS 0 STOP FLAG */ -__sbit __at 0xC5 STA ; /* SMBUS 0 START FLAG */ -__sbit __at 0xC6 ENSMB ; /* SMBUS 0 ENABLE */ -__sbit __at 0xC7 BUSY ; /* SMBUS 0 BUSY */ +__sbit __at 0xC0 SMBTOE ; /* SMBUS 0 TIMEOUT ENABLE */ +__sbit __at 0xC1 SMBFTE ; /* SMBUS 0 FREE TIMER ENABLE */ +__sbit __at 0xC2 AA ; /* SMBUS 0 ASSERT/ACKNOWLEDGE FLAG */ +__sbit __at 0xC3 SI ; /* SMBUS 0 INTERRUPT PENDING FLAG */ +__sbit __at 0xC4 STO ; /* SMBUS 0 STOP FLAG */ +__sbit __at 0xC5 STA ; /* SMBUS 0 START FLAG */ +__sbit __at 0xC6 ENSMB ; /* SMBUS 0 ENABLE */ +__sbit __at 0xC7 BUSY ; /* SMBUS 0 BUSY */ + +/* MAC0STA 0xC0 */ +__sbit __at 0xC0 MAC0N ; /* MAC 0 NEGATIVE FLAG */ +__sbit __at 0xC1 MAC0SO ; /* MAC 0 SOFT OVERFLOW FLAG */ +__sbit __at 0xC2 MAC0Z ; /* MAC 0 ZERO FLAG */ +__sbit __at 0xC3 MAC0HO ; /* MAC 0 HARD OVERFLOW FLAG */ /* TMR2CN 0xC8 */ -__sbit __at 0xC8 CPRL2 ; /* TIMER 2 CAPTURE SELECT */ -__sbit __at 0xC9 CT2 ; /* TIMER 2 COUNTER SELECT */ -__sbit __at 0xCA TR2 ; /* TIMER 2 ON/OFF CONTROL */ -__sbit __at 0xCB EXEN2 ; /* TIMER 2 EXTERNAL ENABLE FLAG */ -__sbit __at 0xCE EXF2 ; /* TIMER 2 EXTERNAL FLAG */ -__sbit __at 0xCF TF2 ; /* TIMER 2 OVERFLOW FLAG */ +__sbit __at 0xC8 CPRL2 ; /* TIMER 2 CAPTURE SELECT */ +__sbit __at 0xC9 CT2 ; /* TIMER 2 COUNTER SELECT */ +__sbit __at 0xCA TR2 ; /* TIMER 2 ON/OFF CONTROL */ +__sbit __at 0xCB EXEN2 ; /* TIMER 2 EXTERNAL ENABLE FLAG */ +__sbit __at 0xCE EXF2 ; /* TIMER 2 EXTERNAL FLAG */ +__sbit __at 0xCF TF2 ; /* TIMER 2 OVERFLOW FLAG */ /* TMR3CN 0xC8 */ -__sbit __at 0xC8 CPRL3 ; /* TIMER 3 CAPTURE SELECT */ -__sbit __at 0xC9 CT3 ; /* TIMER 3 COUNTER SELECT */ -__sbit __at 0xCA TR3 ; /* TIMER 3 ON/OFF CONTROL */ -__sbit __at 0xCB EXEN3 ; /* TIMER 3 EXTERNAL ENABLE FLAG */ -__sbit __at 0xCE EXF3 ; /* TIMER 3 EXTERNAL FLAG */ -__sbit __at 0xCF TF3 ; /* TIMER 3 OVERFLOW FLAG */ +__sbit __at 0xC8 CPRL3 ; /* TIMER 3 CAPTURE SELECT */ +__sbit __at 0xC9 CT3 ; /* TIMER 3 COUNTER SELECT */ +__sbit __at 0xCA TR3 ; /* TIMER 3 ON/OFF CONTROL */ +__sbit __at 0xCB EXEN3 ; /* TIMER 3 EXTERNAL ENABLE FLAG */ +__sbit __at 0xCE EXF3 ; /* TIMER 3 EXTERNAL FLAG */ +__sbit __at 0xCF TF3 ; /* TIMER 3 OVERFLOW FLAG */ /* TMR4CN 0xC8 */ -__sbit __at 0xC8 CPRL4 ; /* TIMER 4 CAPTURE SELECT */ -__sbit __at 0xC9 CT4 ; /* TIMER 4 COUNTER SELECT */ -__sbit __at 0xCA TR4 ; /* TIMER 4 ON/OFF CONTROL */ -__sbit __at 0xCB EXEN4 ; /* TIMER 4 EXTERNAL ENABLE FLAG */ -__sbit __at 0xCE EXF4 ; /* TIMER 4 EXTERNAL FLAG */ -__sbit __at 0xCF TF4 ; /* TIMER 4 OVERFLOW FLAG */ +__sbit __at 0xC8 CPRL4 ; /* TIMER 4 CAPTURE SELECT */ +__sbit __at 0xC9 CT4 ; /* TIMER 4 COUNTER SELECT */ +__sbit __at 0xCA TR4 ; /* TIMER 4 ON/OFF CONTROL */ +__sbit __at 0xCB EXEN4 ; /* TIMER 4 EXTERNAL ENABLE FLAG */ +__sbit __at 0xCE EXF4 ; /* TIMER 4 EXTERNAL FLAG */ +__sbit __at 0xCF TF4 ; /* TIMER 4 OVERFLOW FLAG */ /* P4 0xC8 */ -__sbit __at 0xC8 P4_0 ; -__sbit __at 0xC9 P4_1 ; -__sbit __at 0xCA P4_2 ; -__sbit __at 0xCB P4_3 ; -__sbit __at 0xCC P4_4 ; -__sbit __at 0xCD P4_5 ; -__sbit __at 0xCE P4_6 ; -__sbit __at 0xCF P4_7 ; +__sbit __at 0xC8 P4_0 ; +__sbit __at 0xC9 P4_1 ; +__sbit __at 0xCA P4_2 ; +__sbit __at 0xCB P4_3 ; +__sbit __at 0xCC P4_4 ; +__sbit __at 0xCD P4_5 ; +__sbit __at 0xCE P4_6 ; +__sbit __at 0xCF P4_7 ; /* PSW 0xD0 */ -__sbit __at 0xD0 P ; /* ACCUMULATOR PARITY FLAG */ -__sbit __at 0xD1 F1 ; /* USER FLAG 1 */ -__sbit __at 0xD2 OV ; /* OVERFLOW FLAG */ -__sbit __at 0xD3 RS0 ; /* REGISTER BANK SELECT 0 */ -__sbit __at 0xD4 RS1 ; /* REGISTER BANK SELECT 1 */ -__sbit __at 0xD5 F0 ; /* USER FLAG 0 */ -__sbit __at 0xD6 AC ; /* AUXILIARY CARRY FLAG */ -__sbit __at 0xD7 CY ; /* CARRY FLAG */ +__sbit __at 0xD0 P ; /* ACCUMULATOR PARITY FLAG */ +__sbit __at 0xD1 F1 ; /* USER FLAG 1 */ +__sbit __at 0xD2 OV ; /* OVERFLOW FLAG */ +__sbit __at 0xD3 RS0 ; /* REGISTER BANK SELECT 0 */ +__sbit __at 0xD4 RS1 ; /* REGISTER BANK SELECT 1 */ +__sbit __at 0xD5 F0 ; /* USER FLAG 0 */ +__sbit __at 0xD6 AC ; /* AUXILIARY CARRY FLAG */ +__sbit __at 0xD7 CY ; /* CARRY FLAG */ /* PCA0CN D8H */ -__sbit __at 0xD8 CCF0 ; /* PCA 0 MODULE 0 INTERRUPT FLAG */ -__sbit __at 0xD9 CCF1 ; /* PCA 0 MODULE 1 INTERRUPT FLAG */ -__sbit __at 0xDA CCF2 ; /* PCA 0 MODULE 2 INTERRUPT FLAG */ -__sbit __at 0xDB CCF3 ; /* PCA 0 MODULE 3 INTERRUPT FLAG */ -__sbit __at 0xDC CCF4 ; /* PCA 0 MODULE 4 INTERRUPT FLAG */ -__sbit __at 0xDD CCF5 ; /* PCA 0 MODULE 5 INTERRUPT FLAG */ -__sbit __at 0xDE CR ; /* PCA 0 COUNTER RUN CONTROL BIT */ -__sbit __at 0xDF CF ; /* PCA 0 COUNTER OVERFLOW FLAG */ +__sbit __at 0xD8 CCF0 ; /* PCA 0 MODULE 0 INTERRUPT FLAG */ +__sbit __at 0xD9 CCF1 ; /* PCA 0 MODULE 1 INTERRUPT FLAG */ +__sbit __at 0xDA CCF2 ; /* PCA 0 MODULE 2 INTERRUPT FLAG */ +__sbit __at 0xDB CCF3 ; /* PCA 0 MODULE 3 INTERRUPT FLAG */ +__sbit __at 0xDC CCF4 ; /* PCA 0 MODULE 4 INTERRUPT FLAG */ +__sbit __at 0xDD CCF5 ; /* PCA 0 MODULE 5 INTERRUPT FLAG */ +__sbit __at 0xDE CR ; /* PCA 0 COUNTER RUN CONTROL BIT */ +__sbit __at 0xDF CF ; /* PCA 0 COUNTER OVERFLOW FLAG */ /* P5 0xD8 */ -__sbit __at 0xD8 P5_0 ; -__sbit __at 0xD9 P5_1 ; -__sbit __at 0xDA P5_2 ; -__sbit __at 0xDB P5_3 ; -__sbit __at 0xDC P5_4 ; -__sbit __at 0xDD P5_5 ; -__sbit __at 0xDE P5_6 ; -__sbit __at 0xDF P5_7 ; +__sbit __at 0xD8 P5_0 ; +__sbit __at 0xD9 P5_1 ; +__sbit __at 0xDA P5_2 ; +__sbit __at 0xDB P5_3 ; +__sbit __at 0xDC P5_4 ; +__sbit __at 0xDD P5_5 ; +__sbit __at 0xDE P5_6 ; +__sbit __at 0xDF P5_7 ; /* ADC0CN E8H */ -__sbit __at 0xE8 AD0LJST ; /* ADC 0 RIGHT JUSTIFY DATA BIT */ -__sbit __at 0xE9 AD0WINT ; /* ADC 0 WINDOW INTERRUPT FLAG */ -__sbit __at 0xEA AD0CM0 ; /* ADC 0 CONVERT START MODE BIT 0 */ -__sbit __at 0xEB AD0CM1 ; /* ADC 0 CONVERT START MODE BIT 1 */ -__sbit __at 0xEC AD0BUSY ; /* ADC 0 BUSY FLAG */ -__sbit __at 0xED AD0INT ; /* ADC 0 EOC INTERRUPT FLAG */ -__sbit __at 0xEE AD0TM ; /* ADC 0 TRACK MODE */ -__sbit __at 0xEF AD0EN ; /* ADC 0 ENABLE */ +__sbit __at 0xE8 AD0LJST ; /* ADC 0 RIGHT JUSTIFY DATA BIT */ +__sbit __at 0xE9 AD0WINT ; /* ADC 0 WINDOW INTERRUPT FLAG */ +__sbit __at 0xEA AD0CM0 ; /* ADC 0 CONVERT START MODE BIT 0 */ +__sbit __at 0xEB AD0CM1 ; /* ADC 0 CONVERT START MODE BIT 1 */ +__sbit __at 0xEC AD0BUSY ; /* ADC 0 BUSY FLAG */ +__sbit __at 0xED AD0INT ; /* ADC 0 EOC INTERRUPT FLAG */ +__sbit __at 0xEE AD0TM ; /* ADC 0 TRACK MODE */ +__sbit __at 0xEF AD0EN ; /* ADC 0 ENABLE */ /* ADC2CN E8H */ -__sbit __at 0xE8 AD2WINT ; /* ADC 2 WINDOW INTERRUPT FLAG */ -__sbit __at 0xE9 AD2CM0 ; /* ADC 2 CONVERT START MODE BIT 0 */ -__sbit __at 0xEA AD2CM1 ; /* ADC 2 CONVERT START MODE BIT 1 */ -__sbit __at 0xEB AD2CM2 ; /* ADC 2 CONVERT START MODE BIT 2 */ -__sbit __at 0xEC AD2BUSY ; /* ADC 2 BUSY FLAG */ -__sbit __at 0xED AD2INT ; /* ADC 2 EOC INTERRUPT FLAG */ -__sbit __at 0xEE AD2TM ; /* ADC 2 TRACK MODE */ -__sbit __at 0xEF AD2EN ; /* ADC 2 ENABLE */ +__sbit __at 0xE8 AD2WINT ; /* ADC 2 WINDOW INTERRUPT FLAG */ +__sbit __at 0xE9 AD2CM0 ; /* ADC 2 CONVERT START MODE BIT 0 */ +__sbit __at 0xEA AD2CM1 ; /* ADC 2 CONVERT START MODE BIT 1 */ +__sbit __at 0xEB AD2CM2 ; /* ADC 2 CONVERT START MODE BIT 2 */ +__sbit __at 0xEC AD2BUSY ; /* ADC 2 BUSY FLAG */ +__sbit __at 0xED AD2INT ; /* ADC 2 EOC INTERRUPT FLAG */ +__sbit __at 0xEE AD2TM ; /* ADC 2 TRACK MODE */ +__sbit __at 0xEF AD2EN ; /* ADC 2 ENABLE */ /* P6 0xE8 */ -__sbit __at 0xE8 P6_0 ; -__sbit __at 0xE9 P6_1 ; -__sbit __at 0xEA P6_2 ; -__sbit __at 0xEB P6_3 ; -__sbit __at 0xEC P6_4 ; -__sbit __at 0xED P6_5 ; -__sbit __at 0xEE P6_6 ; -__sbit __at 0xEF P6_7 ; +__sbit __at 0xE8 P6_0 ; +__sbit __at 0xE9 P6_1 ; +__sbit __at 0xEA P6_2 ; +__sbit __at 0xEB P6_3 ; +__sbit __at 0xEC P6_4 ; +__sbit __at 0xED P6_5 ; +__sbit __at 0xEE P6_6 ; +__sbit __at 0xEF P6_7 ; /* SPI0CN F8H */ -__sbit __at 0xF8 SPIEN ; /* SPI 0 SPI ENABLE */ -__sbit __at 0xF9 TXBMT ; /* SPI 0 TX BUFFER EMPTY FLAG */ -__sbit __at 0xFA NSSMD0 ; /* SPI 0 SLAVE SELECT MODE 0 */ -__sbit __at 0xFB NSSMD1 ; /* SPI 0 SLAVE SELECT MODE 1 */ -__sbit __at 0xFC RXOVRN ; /* SPI 0 RX OVERRUN FLAG */ -__sbit __at 0xFD MODF ; /* SPI 0 MODE FAULT FLAG */ -__sbit __at 0xFE WCOL ; /* SPI 0 WRITE COLLISION FLAG */ -__sbit __at 0xFF SPIF ; /* SPI 0 INTERRUPT FLAG */ +__sbit __at 0xF8 SPIEN ; /* SPI 0 SPI ENABLE */ +__sbit __at 0xF9 TXBMT ; /* SPI 0 TX BUFFER EMPTY FLAG */ +__sbit __at 0xFA NSSMD0 ; /* SPI 0 SLAVE SELECT MODE 0 */ +__sbit __at 0xFB NSSMD1 ; /* SPI 0 SLAVE SELECT MODE 1 */ +__sbit __at 0xFC RXOVRN ; /* SPI 0 RX OVERRUN FLAG */ +__sbit __at 0xFD MODF ; /* SPI 0 MODE FAULT FLAG */ +__sbit __at 0xFE WCOL ; /* SPI 0 WRITE COLLISION FLAG */ +__sbit __at 0xFF SPIF ; /* SPI 0 INTERRUPT FLAG */ /* P7 0xF8 */ -__sbit __at 0xF8 P7_0 ; -__sbit __at 0xF9 P7_1 ; -__sbit __at 0xFA P7_2 ; -__sbit __at 0xFB P7_3 ; -__sbit __at 0xFC P7_4 ; -__sbit __at 0xFD P7_5 ; -__sbit __at 0xFE P7_6 ; -__sbit __at 0xFF P7_7 ; +__sbit __at 0xF8 P7_0 ; +__sbit __at 0xF9 P7_1 ; +__sbit __at 0xFA P7_2 ; +__sbit __at 0xFB P7_3 ; +__sbit __at 0xFC P7_4 ; +__sbit __at 0xFD P7_5 ; +__sbit __at 0xFE P7_6 ; +__sbit __at 0xFF P7_7 ; /* Predefined SFR Bit Masks */ @@ -457,7 +498,7 @@ __sbit __at 0xFF P7_7 ; #define CAPP 0x20 /* PCA0CPMn */ #define ECOM 0x40 /* PCA0CPMn */ #define PWM16 0x80 /* PCA0CPMn */ -#define PINRSF 0x01 /* RSTSRC */ +#define PINRSF 0x01 /* RSTSRC */ #define PORSF 0x02 /* RSTSRC */ #define SWRSF 0x10 /* RSTSRC */ @@ -483,5 +524,6 @@ __sbit __at 0xFF P7_7 ; #define DAC1_PAGE 0x01 /* DAC 1 */ #define PCA0_PAGE 0x00 /* PCA 0 */ #define PLL0_PAGE 0x0F /* PLL 0 */ +#define MAC0_PAGE 0x03 /* MULTIPLY / ACCUMULATE 0 */ #endif diff --git a/device/include/mcs51/c8051f300.h b/device/include/mcs51/c8051f300.h index 876edd83..2ddb9fe4 100644 --- a/device/include/mcs51/c8051f300.h +++ b/device/include/mcs51/c8051f300.h @@ -23,198 +23,212 @@ /* BYTE Registers */ -__sfr __at 0x80 P0 ; /* PORT 0 */ -__sfr __at 0x81 SP ; /* STACK POINTER */ -__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ -__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ -__sfr __at 0x87 PCON ; /* POWER CONTROL */ -__sfr __at 0x88 TCON ; /* TIMER CONTROL */ -__sfr __at 0x89 TMOD ; /* TIMER MODE */ -__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ -__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ -__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ -__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ -__sfr __at 0x8E CKCON ; /* CLOCK CONTROL */ -__sfr __at 0x8F PSCTL ; /* PROGRAM STORE R/W CONTROL */ -__sfr __at 0x98 SCON ; /* SERIAL PORT CONTROL */ -__sfr __at 0x98 SCON0 ; /* SERIAL PORT CONTROL */ -__sfr __at 0x99 SBUF ; /* SERIAL PORT BUFFER */ -__sfr __at 0x99 SBUF0 ; /* SERIAL PORT BUFFER */ -__sfr __at 0x9D CPT0MD ; /* COMPARATOR 0 MODE SELECTION */ -__sfr __at 0x9F CPT0MX ; /* COMPARATOR 0 MUX SELECTION */ -__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ -__sfr __at 0xB1 OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ -__sfr __at 0xB2 OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ -__sfr __at 0xB3 OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ -__sfr __at 0xB6 FLSCL ; /* FLASH MEMORY TIMING PRESCALER */ -__sfr __at 0xB7 FLKEY ; /* FLASH ACESS LIMIT */ -__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ -__sfr __at 0xBB AMX0SL ; /* ADC 0 MUX CHANNEL SELECTION */ -__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ -__sfr __at 0xBE ADC0 ; /* ADC 0 DATA */ -__sfr __at 0xC0 SMB0CN ; /* SMBUS CONTROL */ -__sfr __at 0xC1 SMB0CF ; /* SMBUS CONFIGURATION */ -__sfr __at 0xC2 SMB0DAT ; /* SMBUS DATA */ -__sfr __at 0xC4 ADC0GT ; /* ADC 0 GREATER-THAN REGISTER */ -__sfr __at 0xC6 ADC0LT ; /* ADC 0 LESS-THAN REGISTER */ -__sfr __at 0xC8 T2CON ; /* TIMER 2 CONTROL */ -__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ -__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCA TMR2RLL ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCB TMR2RLH ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ -__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ -__sfr __at 0xD8 PCA0CN ; /* PCA CONTROL */ -__sfr __at 0xD9 PCA0MD ; /* PCA MODE */ -__sfr __at 0xDA PCA0CPM0 ; /* PCA MODULE 0 MODE REGISTER */ -__sfr __at 0xDB PCA0CPM1 ; /* PCA MODULE 1 MODE REGISTER */ -__sfr __at 0xDC PCA0CPM2 ; /* PCA MODULE 2 MODE REGISTER */ -__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ -__sfr __at 0xE1 PRT0MX ; /* PORT MUX CONFIGURATION REGISTER 0 */ -__sfr __at 0xE1 XBR0 ; /* PORT MUX CONFIGURATION REGISTER 0 */ -__sfr __at 0xE2 PRT1MX ; /* PORT MUX CONFIGURATION REGISTER 1 */ -__sfr __at 0xE2 XBR1 ; /* PORT MUX CONFIGURATION REGISTER 1 */ -__sfr __at 0xE3 PRT2MX ; /* PORT MUX CONFIGURATION REGISTER 2 */ -__sfr __at 0xE3 XBR2 ; /* PORT MUX CONFIGURATION REGISTER 2 */ -__sfr __at 0xE4 IT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ -__sfr __at 0xE4 INT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ -__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ -__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ -__sfr __at 0xE9 PCA0CPL1 ; /* PCA CAPTURE 1 LOW */ -__sfr __at 0xEA PCA0CPH1 ; /* PCA CAPTURE 1 HIGH */ -__sfr __at 0xEB PCA0CPL2 ; /* PCA CAPTURE 2 LOW */ -__sfr __at 0xEC PCA0CPH2 ; /* PCA CAPTURE 2 HIGH */ -__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ -__sfr __at 0xF0 B ; /* B REGISTER */ -__sfr __at 0xF1 P0MODE ; /* PORT 0 INPUT MODE CONFIGURATION */ -__sfr __at 0xF1 P0MDIN ; /* PORT 0 INPUT MODE CONFIGURATION */ -__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ -__sfr __at 0xF8 CPT0CN ; /* COMPARATOR 0 CONTROL */ -__sfr __at 0xF9 PCA0L ; /* PCA COUNTER LOW */ -__sfr __at 0xFA PCA0H ; /* PCA COUNTER HIGH */ -__sfr __at 0xFB PCA0CPL0 ; /* PCA CAPTURE 0 LOW */ -__sfr __at 0xFC PCA0CPH0 ; /* PCA CAPTURE 0 HIGH */ + +__sfr __at 0x80 P0 ; /* PORT 0 */ +__sfr __at 0x81 SP ; /* STACK POINTER */ +__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ +__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ +__sfr __at 0x87 PCON ; /* POWER CONTROL */ +__sfr __at 0x88 TCON ; /* TIMER CONTROL */ +__sfr __at 0x89 TMOD ; /* TIMER MODE */ +__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ +__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ +__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ +__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ +__sfr __at 0x8E CKCON ; /* CLOCK CONTROL */ +__sfr __at 0x8F PSCTL ; /* PROGRAM STORE R/W CONTROL */ +__sfr __at 0x98 SCON ; /* SERIAL PORT CONTROL */ +__sfr __at 0x98 SCON0 ; /* SERIAL PORT CONTROL */ +__sfr __at 0x99 SBUF ; /* SERIAL PORT BUFFER */ +__sfr __at 0x99 SBUF0 ; /* SERIAL PORT BUFFER */ +__sfr __at 0x9D CPT0MD ; /* COMPARATOR 0 MODE SELECTION */ +__sfr __at 0x9F CPT0MX ; /* COMPARATOR 0 MUX SELECTION */ +__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ +__sfr __at 0xB1 OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ +__sfr __at 0xB2 OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ +__sfr __at 0xB3 OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ +__sfr __at 0xB6 FLSCL ; /* FLASH MEMORY TIMING PRESCALER */ +__sfr __at 0xB7 FLKEY ; /* FLASH ACESS LIMIT */ +__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ +__sfr __at 0xBB AMX0SL ; /* ADC 0 MUX CHANNEL SELECTION */ +__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ +__sfr __at 0xBE ADC0 ; /* ADC 0 DATA */ +__sfr __at 0xC0 SMB0CN ; /* SMBUS CONTROL */ +__sfr __at 0xC1 SMB0CF ; /* SMBUS CONFIGURATION */ +__sfr __at 0xC2 SMB0DAT ; /* SMBUS DATA */ +__sfr __at 0xC4 ADC0GT ; /* ADC 0 GREATER-THAN REGISTER */ +__sfr __at 0xC6 ADC0LT ; /* ADC 0 LESS-THAN REGISTER */ +__sfr __at 0xC8 T2CON ; /* TIMER 2 CONTROL */ +__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ +__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCA TMR2RLL ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCB TMR2RLH ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ +__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ +__sfr __at 0xD8 PCA0CN ; /* PCA CONTROL */ +__sfr __at 0xD9 PCA0MD ; /* PCA MODE */ +__sfr __at 0xDA PCA0CPM0 ; /* PCA MODULE 0 MODE REGISTER */ +__sfr __at 0xDB PCA0CPM1 ; /* PCA MODULE 1 MODE REGISTER */ +__sfr __at 0xDC PCA0CPM2 ; /* PCA MODULE 2 MODE REGISTER */ +__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ +__sfr __at 0xE1 PRT0MX ; /* PORT MUX CONFIGURATION REGISTER 0 */ +__sfr __at 0xE1 XBR0 ; /* PORT MUX CONFIGURATION REGISTER 0 */ +__sfr __at 0xE2 PRT1MX ; /* PORT MUX CONFIGURATION REGISTER 1 */ +__sfr __at 0xE2 XBR1 ; /* PORT MUX CONFIGURATION REGISTER 1 */ +__sfr __at 0xE3 PRT2MX ; /* PORT MUX CONFIGURATION REGISTER 2 */ +__sfr __at 0xE3 XBR2 ; /* PORT MUX CONFIGURATION REGISTER 2 */ +__sfr __at 0xE4 IT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ +__sfr __at 0xE4 INT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ +__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ +__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ +__sfr __at 0xE9 PCA0CPL1 ; /* PCA CAPTURE 1 LOW */ +__sfr __at 0xEA PCA0CPH1 ; /* PCA CAPTURE 1 HIGH */ +__sfr __at 0xEB PCA0CPL2 ; /* PCA CAPTURE 2 LOW */ +__sfr __at 0xEC PCA0CPH2 ; /* PCA CAPTURE 2 HIGH */ +__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ +__sfr __at 0xF0 B ; /* B REGISTER */ +__sfr __at 0xF1 P0MODE ; /* PORT 0 INPUT MODE CONFIGURATION */ +__sfr __at 0xF1 P0MDIN ; /* PORT 0 INPUT MODE CONFIGURATION */ +__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ +__sfr __at 0xF8 CPT0CN ; /* COMPARATOR 0 CONTROL */ +__sfr __at 0xF9 PCA0L ; /* PCA COUNTER LOW */ +__sfr __at 0xFA PCA0H ; /* PCA COUNTER HIGH */ +__sfr __at 0xFB PCA0CPL0 ; /* PCA CAPTURE 0 LOW */ +__sfr __at 0xFC PCA0CPH0 ; /* PCA CAPTURE 0 HIGH */ + + +/* WORD/DWORD Registers */ + +__sfr16 __at 0x8C8A TMR0 ; /* TIMER 0 COUNTER */ +__sfr16 __at 0x8D8B TMR1 ; /* TIMER 1 COUNTER */ +__sfr16 __at 0xCDCC TMR2 ; /* TIMER 2 COUNTER */ +__sfr16 __at 0xCBCA RCAP2 ; /* TIMER 2 CAPTURE REGISTER WORD */ +__sfr16 __at 0xCBCA TMR2RL ; /* TIMER 2 CAPTURE REGISTER WORD */ +__sfr16 __at 0xFAF9 PCA0 ; /* PCA COUNTER */ +__sfr16 __at 0xFCFB PCA0CP0 ; /* PCA CAPTURE 0 WORD */ +__sfr16 __at 0xEAE9 PCA0CP1 ; /* PCA CAPTURE 1 WORD */ +__sfr16 __at 0xECEB PCA0CP2 ; /* PCA CAPTURE 2 WORD */ /* BIT Registers */ /* P0 0x80 */ -__sbit __at 0x80 P0_0 ; -__sbit __at 0x81 P0_1 ; -__sbit __at 0x82 P0_2 ; -__sbit __at 0x83 P0_3 ; -__sbit __at 0x84 P0_4 ; -__sbit __at 0x85 P0_5 ; -__sbit __at 0x86 P0_6 ; -__sbit __at 0x87 P0_7 ; +__sbit __at 0x80 P0_0 ; +__sbit __at 0x81 P0_1 ; +__sbit __at 0x82 P0_2 ; +__sbit __at 0x83 P0_3 ; +__sbit __at 0x84 P0_4 ; +__sbit __at 0x85 P0_5 ; +__sbit __at 0x86 P0_6 ; +__sbit __at 0x87 P0_7 ; /* TCON 0x88 */ -__sbit __at 0x88 IT0 ; /* TCON.0 - EXT. INTERRUPT 0 TYPE */ -__sbit __at 0x89 IE0 ; /* TCON.1 - EXT. INTERRUPT 0 EDGE FLAG */ -__sbit __at 0x8A IT1 ; /* TCON.2 - EXT. INTERRUPT 1 TYPE */ -__sbit __at 0x8B IE1 ; /* TCON.3 - EXT. INTERRUPT 1 EDGE FLAG */ -__sbit __at 0x8C TR0 ; /* TCON.4 - TIMER 0 ON/OFF CONTROL */ -__sbit __at 0x8D TF0 ; /* TCON.5 - TIMER 0 OVERFLOW FLAG */ -__sbit __at 0x8E TR1 ; /* TCON.6 - TIMER 1 ON/OFF CONTROL */ -__sbit __at 0x8F TF1 ; /* TCON.7 - TIMER 1 OVERFLOW FLAG */ +__sbit __at 0x88 IT0 ; /* TCON.0 - EXT. INTERRUPT 0 TYPE */ +__sbit __at 0x89 IE0 ; /* TCON.1 - EXT. INTERRUPT 0 EDGE FLAG */ +__sbit __at 0x8A IT1 ; /* TCON.2 - EXT. INTERRUPT 1 TYPE */ +__sbit __at 0x8B IE1 ; /* TCON.3 - EXT. INTERRUPT 1 EDGE FLAG */ +__sbit __at 0x8C TR0 ; /* TCON.4 - TIMER 0 ON/OFF CONTROL */ +__sbit __at 0x8D TF0 ; /* TCON.5 - TIMER 0 OVERFLOW FLAG */ +__sbit __at 0x8E TR1 ; /* TCON.6 - TIMER 1 ON/OFF CONTROL */ +__sbit __at 0x8F TF1 ; /* TCON.7 - TIMER 1 OVERFLOW FLAG */ /* SCON 0x98 */ -__sbit __at 0x98 RI ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ -__sbit __at 0x98 RI0 ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ -__sbit __at 0x99 TI ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ -__sbit __at 0x99 TI0 ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ -__sbit __at 0x9A RB8 ; /* SCON.2 - RECEIVE BIT 8 */ -__sbit __at 0x9A RB80 ; /* SCON.2 - RECEIVE BIT 8 */ -__sbit __at 0x9B TB8 ; /* SCON.3 - TRANSMIT BIT 8 */ -__sbit __at 0x9B TB80 ; /* SCON.3 - TRANSMIT BIT 8 */ -__sbit __at 0x9C REN ; /* SCON.4 - RECEIVE ENABLE */ -__sbit __at 0x9C REN0 ; /* SCON.4 - RECEIVE ENABLE */ -__sbit __at 0x9D SM2 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ -__sbit __at 0x9D MCE0 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ -__sbit __at 0x9F SM0 ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ -__sbit __at 0x9F S0MODE ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ +__sbit __at 0x98 RI ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ +__sbit __at 0x98 RI0 ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ +__sbit __at 0x99 TI ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ +__sbit __at 0x99 TI0 ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ +__sbit __at 0x9A RB8 ; /* SCON.2 - RECEIVE BIT 8 */ +__sbit __at 0x9A RB80 ; /* SCON.2 - RECEIVE BIT 8 */ +__sbit __at 0x9B TB8 ; /* SCON.3 - TRANSMIT BIT 8 */ +__sbit __at 0x9B TB80 ; /* SCON.3 - TRANSMIT BIT 8 */ +__sbit __at 0x9C REN ; /* SCON.4 - RECEIVE ENABLE */ +__sbit __at 0x9C REN0 ; /* SCON.4 - RECEIVE ENABLE */ +__sbit __at 0x9D SM2 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ +__sbit __at 0x9D MCE0 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ +__sbit __at 0x9F SM0 ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ +__sbit __at 0x9F S0MODE ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ /* IE 0xA8 */ -__sbit __at 0xA8 EX0 ; /* IE.0 - EXTERNAL INTERRUPT 0 ENABLE */ -__sbit __at 0xA9 ET0 ; /* IE.1 - TIMER 0 INTERRUPT ENABLE */ -__sbit __at 0xAA EX1 ; /* IE.2 - EXTERNAL INTERRUPT 1 ENABLE */ -__sbit __at 0xAB ET1 ; /* IE.3 - TIMER 1 INTERRUPT ENABLE */ -__sbit __at 0xAC ES ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ -__sbit __at 0xAC ES0 ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ -__sbit __at 0xAD ET2 ; /* IE.5 - TIMER 2 INTERRUPT ENABLE */ -__sbit __at 0xAE IEGF0 ; /* IE.6 - GENERAL PURPOSE FLAG 0 */ -__sbit __at 0xAF EA ; /* IE.7 - GLOBAL INTERRUPT ENABLE */ +__sbit __at 0xA8 EX0 ; /* IE.0 - EXTERNAL INTERRUPT 0 ENABLE */ +__sbit __at 0xA9 ET0 ; /* IE.1 - TIMER 0 INTERRUPT ENABLE */ +__sbit __at 0xAA EX1 ; /* IE.2 - EXTERNAL INTERRUPT 1 ENABLE */ +__sbit __at 0xAB ET1 ; /* IE.3 - TIMER 1 INTERRUPT ENABLE */ +__sbit __at 0xAC ES ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ +__sbit __at 0xAC ES0 ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ +__sbit __at 0xAD ET2 ; /* IE.5 - TIMER 2 INTERRUPT ENABLE */ +__sbit __at 0xAE IEGF0 ; /* IE.6 - GENERAL PURPOSE FLAG 0 */ +__sbit __at 0xAF EA ; /* IE.7 - GLOBAL INTERRUPT ENABLE */ /* IP 0xB8 */ -__sbit __at 0xB8 PX0 ; /* IP.0 - EXTERNAL INTERRUPT 0 PRIORITY */ -__sbit __at 0xB9 PT0 ; /* IP.1 - TIMER 0 PRIORITY */ -__sbit __at 0xBA PX1 ; /* IP.2 - EXTERNAL INTERRUPT 1 PRIORITY */ -__sbit __at 0xBB PT1 ; /* IP.3 - TIMER 1 PRIORITY */ -__sbit __at 0xBC PS ; /* IP.4 - SERIAL PORT PRIORITY */ -__sbit __at 0xBC PS0 ; /* IP.4 - SERIAL PORT PRIORITY */ -__sbit __at 0xBD PT2 ; /* IP.5 - TIMER 2 PRIORITY */ +__sbit __at 0xB8 PX0 ; /* IP.0 - EXTERNAL INTERRUPT 0 PRIORITY */ +__sbit __at 0xB9 PT0 ; /* IP.1 - TIMER 0 PRIORITY */ +__sbit __at 0xBA PX1 ; /* IP.2 - EXTERNAL INTERRUPT 1 PRIORITY */ +__sbit __at 0xBB PT1 ; /* IP.3 - TIMER 1 PRIORITY */ +__sbit __at 0xBC PS ; /* IP.4 - SERIAL PORT PRIORITY */ +__sbit __at 0xBC PS0 ; /* IP.4 - SERIAL PORT PRIORITY */ +__sbit __at 0xBD PT2 ; /* IP.5 - TIMER 2 PRIORITY */ /* SMB0CN 0xC0 */ -__sbit __at 0xC0 SI ; /* SMB0CN.0 - SMBUS 0 INTERRUPT PENDING FLAG */ -__sbit __at 0xC1 ACK ; /* SMB0CN.1 - SMBUS 0 ACKNOWLEDGE FLAG */ -__sbit __at 0xC2 ARBLOST ; /* SMB0CN.2 - SMBUS 0 ARBITRATION LOST INDICATOR */ -__sbit __at 0xC3 ACKRQ ; /* SMB0CN.3 - SMBUS 0 ACKNOWLEDGE REQUEST */ -__sbit __at 0xC4 STO ; /* SMB0CN.4 - SMBUS 0 STOP FLAG */ -__sbit __at 0xC5 STA ; /* SMB0CN.5 - SMBUS 0 START FLAG */ -__sbit __at 0xC6 TXMODE ; /* SMB0CN.6 - SMBUS 0 TRANSMIT MODE INDICATOR */ -__sbit __at 0xC7 MASTER ; /* SMB0CN.7 - SMBUS 0 MASTER/SLAVE INDICATOR */ +__sbit __at 0xC0 SI ; /* SMB0CN.0 - SMBUS 0 INTERRUPT PENDING FLAG */ +__sbit __at 0xC1 ACK ; /* SMB0CN.1 - SMBUS 0 ACKNOWLEDGE FLAG */ +__sbit __at 0xC2 ARBLOST ; /* SMB0CN.2 - SMBUS 0 ARBITRATION LOST INDICATOR */ +__sbit __at 0xC3 ACKRQ ; /* SMB0CN.3 - SMBUS 0 ACKNOWLEDGE REQUEST */ +__sbit __at 0xC4 STO ; /* SMB0CN.4 - SMBUS 0 STOP FLAG */ +__sbit __at 0xC5 STA ; /* SMB0CN.5 - SMBUS 0 START FLAG */ +__sbit __at 0xC6 TXMODE ; /* SMB0CN.6 - SMBUS 0 TRANSMIT MODE INDICATOR */ +__sbit __at 0xC7 MASTER ; /* SMB0CN.7 - SMBUS 0 MASTER/SLAVE INDICATOR */ /* TMR2CN 0xC8 */ -__sbit __at 0xC8 T2XCLK ; /* TMR2CN.0 - TIMER 2 EXTERNAL CLOCK SELECT */ -__sbit __at 0xCA TR2 ; /* TMR2CN.2 - TIMER 2 ON/OFF CONTROL */ -__sbit __at 0xCB T2SPLIT ; /* TMR2CN.3 - TIMER 2 SPLIT MODE ENABLE */ -__sbit __at 0xCD TF2LEN ; /* TMR2CN.5 - TIMER 2 LOW BYTE INTERRUPT ENABLE */ -__sbit __at 0xCE TF2L ; /* TMR2CN.6 - TIMER 2 LOW BYTE OVERFLOW FLAG */ -__sbit __at 0xCF TF2 ; /* TMR2CN.7 - TIMER 2 OVERFLOW FLAG */ -__sbit __at 0xCF TF2H ; /* TMR2CN.7 - TIMER 2 HIGH BYTE OVERFLOW FLAG */ +__sbit __at 0xC8 T2XCLK ; /* TMR2CN.0 - TIMER 2 EXTERNAL CLOCK SELECT */ +__sbit __at 0xCA TR2 ; /* TMR2CN.2 - TIMER 2 ON/OFF CONTROL */ +__sbit __at 0xCB T2SPLIT ; /* TMR2CN.3 - TIMER 2 SPLIT MODE ENABLE */ +__sbit __at 0xCD TF2LEN ; /* TMR2CN.5 - TIMER 2 LOW BYTE INTERRUPT ENABLE */ +__sbit __at 0xCE TF2L ; /* TMR2CN.6 - TIMER 2 LOW BYTE OVERFLOW FLAG */ +__sbit __at 0xCF TF2 ; /* TMR2CN.7 - TIMER 2 OVERFLOW FLAG */ +__sbit __at 0xCF TF2H ; /* TMR2CN.7 - TIMER 2 HIGH BYTE OVERFLOW FLAG */ /* PSW 0xD0 */ -__sbit __at 0xD0 PARITY ; /* PSW.0 - ACCUMULATOR PARITY FLAG */ -__sbit __at 0xD1 F1 ; /* PSW.1 - FLAG 1 */ -__sbit __at 0xD2 OV ; /* PSW.2 - OVERFLOW FLAG */ -__sbit __at 0xD3 RS0 ; /* PSW.3 - REGISTER BANK SELECT 0 */ -__sbit __at 0xD4 RS1 ; /* PSW.4 - REGISTER BANK SELECT 1 */ -__sbit __at 0xD5 F0 ; /* PSW.5 - FLAG 0 */ -__sbit __at 0xD6 AC ; /* PSW.6 - AUXILIARY CARRY FLAG */ -__sbit __at 0xD7 CY ; /* PSW.7 - CARRY FLAG */ +__sbit __at 0xD0 PARITY ; /* PSW.0 - ACCUMULATOR PARITY FLAG */ +__sbit __at 0xD1 F1 ; /* PSW.1 - FLAG 1 */ +__sbit __at 0xD2 OV ; /* PSW.2 - OVERFLOW FLAG */ +__sbit __at 0xD3 RS0 ; /* PSW.3 - REGISTER BANK SELECT 0 */ +__sbit __at 0xD4 RS1 ; /* PSW.4 - REGISTER BANK SELECT 1 */ +__sbit __at 0xD5 F0 ; /* PSW.5 - FLAG 0 */ +__sbit __at 0xD6 AC ; /* PSW.6 - AUXILIARY CARRY FLAG */ +__sbit __at 0xD7 CY ; /* PSW.7 - CARRY FLAG */ /* PCA0CN 0xD8 */ -__sbit __at 0xD8 CCF0 ; /* PCA0CN.0 - PCA MODULE 0 CAPTURE/COMPARE FLAG */ -__sbit __at 0xD9 CCF1 ; /* PCA0CN.1 - PCA MODULE 1 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDA CCF2 ; /* PCA0CN.2 - PCA MODULE 2 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDE CR ; /* PCA0CN.6 - PCA COUNTER/TIMER RUN CONTROL */ -__sbit __at 0xDF CF ; /* PCA0CN.7 - PCA COUNTER/TIMER OVERFLOW FLAG */ +__sbit __at 0xD8 CCF0 ; /* PCA0CN.0 - PCA MODULE 0 CAPTURE/COMPARE FLAG */ +__sbit __at 0xD9 CCF1 ; /* PCA0CN.1 - PCA MODULE 1 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDA CCF2 ; /* PCA0CN.2 - PCA MODULE 2 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDE CR ; /* PCA0CN.6 - PCA COUNTER/TIMER RUN CONTROL */ +__sbit __at 0xDF CF ; /* PCA0CN.7 - PCA COUNTER/TIMER OVERFLOW FLAG */ /* ADC0CN 0xE8 */ -__sbit __at 0xE8 AD0CM0 ; /* ADC0CN.0 - ADC 0 START OF CONV. MODE BIT 0 */ -__sbit __at 0xE9 AD0CM1 ; /* ADC0CN.1 - ADC 0 START OF CONV. MODE BIT 1 */ -__sbit __at 0xEA AD0CM2 ; /* ADC0CN.2 - ADC 0 START OF CONV. MODE BIT 2 */ -__sbit __at 0xEB AD0WINT ; /* ADC0CN.3 - ADC 0 WINDOW COMPARE INT. FLAG */ -__sbit __at 0xEC AD0BUSY ; /* ADC0CN.4 - ADC 0 BUSY FLAG */ -__sbit __at 0xED AD0INT ; /* ADC0CN.5 - ADC 0 CONV. COMPLETE INT. FLAG */ -__sbit __at 0xEE AD0TM ; /* ADC0CN.6 - ADC 0 TRACK MODE */ -__sbit __at 0xEF AD0EN ; /* ADC0CN.7 - ADC 0 ENABLE */ +__sbit __at 0xE8 AD0CM0 ; /* ADC0CN.0 - ADC 0 START OF CONV. MODE BIT 0 */ +__sbit __at 0xE9 AD0CM1 ; /* ADC0CN.1 - ADC 0 START OF CONV. MODE BIT 1 */ +__sbit __at 0xEA AD0CM2 ; /* ADC0CN.2 - ADC 0 START OF CONV. MODE BIT 2 */ +__sbit __at 0xEB AD0WINT ; /* ADC0CN.3 - ADC 0 WINDOW COMPARE INT. FLAG */ +__sbit __at 0xEC AD0BUSY ; /* ADC0CN.4 - ADC 0 BUSY FLAG */ +__sbit __at 0xED AD0INT ; /* ADC0CN.5 - ADC 0 CONV. COMPLETE INT. FLAG */ +__sbit __at 0xEE AD0TM ; /* ADC0CN.6 - ADC 0 TRACK MODE */ +__sbit __at 0xEF AD0EN ; /* ADC0CN.7 - ADC 0 ENABLE */ /* CPT0CN 0xF8 */ -__sbit __at 0xF8 CP0HYN0 ; /* CPT0CN.0 - Comp.0 Neg. Hysteresis Control Bit0*/ -__sbit __at 0xF9 CP0HYN1 ; /* CPT0CN.1 - Comp.0 Neg. Hysteresis Control Bit1*/ -__sbit __at 0xFA CP0HYP0 ; /* CPT0CN.2 - Comp.0 Pos. Hysteresis Control Bit0*/ -__sbit __at 0xFB CP0HYP1 ; /* CPT0CN.3 - Comp.0 Pos. Hysteresis Control Bit1*/ -__sbit __at 0xFC CP0FIF ; /* CPT0CN.4 - Comparator0 Falling-Edge Int. Flag */ -__sbit __at 0xFD CP0RIF ; /* CPT0CN.5 - Comparator0 Rising-Edge Int. Flag */ -__sbit __at 0xFE CP0OUT ; /* CPT0CN.6 - Comparator0 Output State Flag */ -__sbit __at 0xFF CP0EN ; /* CPT0CN.7 - Comparator0 Enable Bit */ +__sbit __at 0xF8 CP0HYN0 ; /* CPT0CN.0 - Comp.0 Neg. Hysteresis Control Bit0*/ +__sbit __at 0xF9 CP0HYN1 ; /* CPT0CN.1 - Comp.0 Neg. Hysteresis Control Bit1*/ +__sbit __at 0xFA CP0HYP0 ; /* CPT0CN.2 - Comp.0 Pos. Hysteresis Control Bit0*/ +__sbit __at 0xFB CP0HYP1 ; /* CPT0CN.3 - Comp.0 Pos. Hysteresis Control Bit1*/ +__sbit __at 0xFC CP0FIF ; /* CPT0CN.4 - Comparator0 Falling-Edge Int. Flag */ +__sbit __at 0xFD CP0RIF ; /* CPT0CN.5 - Comparator0 Rising-Edge Int. Flag */ +__sbit __at 0xFE CP0OUT ; /* CPT0CN.6 - Comparator0 Output State Flag */ +__sbit __at 0xFF CP0EN ; /* CPT0CN.7 - Comparator0 Enable Bit */ /* Predefined SFR Bit Masks */ diff --git a/device/include/mcs51/c8051f310.h b/device/include/mcs51/c8051f310.h index 9d74e674..67f334f2 100644 --- a/device/include/mcs51/c8051f310.h +++ b/device/include/mcs51/c8051f310.h @@ -23,268 +23,289 @@ /* BYTE Registers */ -__sfr __at 0x80 P0 ; /* PORT 0 */ -__sfr __at 0x81 SP ; /* STACK POINTER */ -__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ -__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ -__sfr __at 0x87 PCON ; /* POWER CONTROL */ -__sfr __at 0x88 TCON ; /* TIMER CONTROL */ -__sfr __at 0x89 TMOD ; /* TIMER MODE */ -__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ -__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ -__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ -__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ -__sfr __at 0x8E CKCON ; /* CLOCK CONTROL */ -__sfr __at 0x8F PSCTL ; /* PROGRAM STORE R/W CONTROL */ -__sfr __at 0x90 P1 ; /* PORT 1 */ -__sfr __at 0x91 TMR3CN ; /* TIMER 3 CONTROL */ -__sfr __at 0x92 TMR3RLL ; /* TIMER 3 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0x93 TMR3RLH ; /* TIMER 3 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0x94 TMR3L ; /* TIMER 3 - LOW BYTE */ -__sfr __at 0x95 TMR3H ; /* TIMER 3 - HIGH BYTE */ -__sfr __at 0x98 SCON ; /* SERIAL PORT CONTROL */ -__sfr __at 0x98 SCON0 ; /* SERIAL PORT CONTROL */ -__sfr __at 0x99 SBUF ; /* SERIAL PORT BUFFER */ -__sfr __at 0x99 SBUF0 ; /* SERIAL PORT BUFFER */ -__sfr __at 0x9A CPT1CN ; /* COMPARATOR 1 CONTROL */ -__sfr __at 0x9B CPT0CN ; /* COMPARATOR 0 CONTROL */ -__sfr __at 0x9C CPT1MD ; /* COMPARATOR 1 MODE SELECTION */ -__sfr __at 0x9D CPT0MD ; /* COMPARATOR 0 MODE SELECTION */ -__sfr __at 0x9E CPT1MX ; /* COMPARATOR 1 MUX SELECTION */ -__sfr __at 0x9F CPT0MX ; /* COMPARATOR 0 MUX SELECTION */ -__sfr __at 0xA0 P2 ; /* PORT 2 */ -__sfr __at 0xA1 SPI0CFG ; /* SPI0 CONFIGURATION */ -__sfr __at 0xA2 SPI0CKR ; /* SPI0 CLOCK RATE CONTROL */ -__sfr __at 0xA3 SPI0DAT ; /* SPI0 DATA */ -__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA5 P1MDOUT ; /* PORT 1 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA6 P2MDOUT ; /* PORT 2 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA7 P3MDOUT ; /* PORT 3 OUTPUT MODE CONFIGURATION */ -__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ -__sfr __at 0xA9 CLKSEL ; /* SYSTEM CLOCK SELECT */ -__sfr __at 0xAA EMI0CN ; /* EXTERNAL MEMORY INTERFACE CONTROL */ -__sfr __at 0xAA _XPAGE ; /* XDATA/PDATA PAGE */ -__sfr __at 0xB0 P3 ; /* PORT 3 */ -__sfr __at 0xB1 OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ -__sfr __at 0xB2 OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ -__sfr __at 0xB3 OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ -__sfr __at 0xB6 FLSCL ; /* FLASH MEMORY TIMING PRESCALER */ -__sfr __at 0xB7 FLKEY ; /* FLASH ACESS LIMIT */ -__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ -__sfr __at 0xBA AMX0N ; /* ADC 0 MUX NEGATIVE CHANNEL SELECTION */ -__sfr __at 0xBB AMX0P ; /* ADC 0 MUX POSITIVE CHANNEL SELECTION */ -__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ -__sfr __at 0xBD ADC0L ; /* ADC 0 DATA WORD LSB */ -__sfr __at 0xBE ADC0H ; /* ADC 0 DATA WORD MSB */ -__sfr __at 0xC0 SMB0CN ; /* SMBUS CONTROL */ -__sfr __at 0xC1 SMB0CF ; /* SMBUS CONFIGURATION */ -__sfr __at 0xC2 SMB0DAT ; /* SMBUS DATA */ -__sfr __at 0xC3 ADC0GTL ; /* ADC 0 GREATER-THAN LOW BYTE */ -__sfr __at 0xC4 ADC0GTH ; /* ADC 0 GREATER-THAN HIGH BYTE */ -__sfr __at 0xC5 ADC0LTL ; /* ADC 0 LESS-THAN LOW BYTE */ -__sfr __at 0xC6 ADC0LTH ; /* ADC 0 LESS-THAN HIGH BYTE */ -__sfr __at 0xC8 T2CON ; /* TIMER 2 CONTROL */ -__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ -__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCA TMR2RLL ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ -__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCB TMR2RLH ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ -__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ -__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ -__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ -__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ -__sfr __at 0xD4 P0SKIP ; /* PORT 0 SKIP */ -__sfr __at 0xD5 P1SKIP ; /* PORT 1 SKIP */ -__sfr __at 0xD6 P2SKIP ; /* PORT 2 SKIP */ -__sfr __at 0xD8 PCA0CN ; /* PCA CONTROL */ -__sfr __at 0xD9 PCA0MD ; /* PCA MODE */ -__sfr __at 0xDA PCA0CPM0 ; /* PCA MODULE 0 MODE REGISTER */ -__sfr __at 0xDB PCA0CPM1 ; /* PCA MODULE 1 MODE REGISTER */ -__sfr __at 0xDC PCA0CPM2 ; /* PCA MODULE 2 MODE REGISTER */ -__sfr __at 0xDD PCA0CPM3 ; /* PCA MODULE 3 MODE REGISTER */ -__sfr __at 0xDE PCA0CPM4 ; /* PCA MODULE 4 MODE REGISTER */ -__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ -__sfr __at 0xE1 XBR0 ; /* PORT MUX CONFIGURATION REGISTER 0 */ -__sfr __at 0xE2 XBR1 ; /* PORT MUX CONFIGURATION REGISTER 1 */ -__sfr __at 0xE4 IT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ -__sfr __at 0xE4 INT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ -__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ -__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ -__sfr __at 0xE9 PCA0CPL1 ; /* PCA CAPTURE 1 LOW */ -__sfr __at 0xEA PCA0CPH1 ; /* PCA CAPTURE 1 HIGH */ -__sfr __at 0xEB PCA0CPL2 ; /* PCA CAPTURE 2 LOW */ -__sfr __at 0xEC PCA0CPH2 ; /* PCA CAPTURE 2 HIGH */ -__sfr __at 0xED PCA0CPL3 ; /* PCA CAPTURE 3 LOW */ -__sfr __at 0xEE PCA0CPH3 ; /* PCA CAPTURE 3 HIGH */ -__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ -__sfr __at 0xF0 B ; /* B REGISTER */ -__sfr __at 0xF1 P0MODE ; /* PORT 0 INPUT MODE CONFIGURATION */ -__sfr __at 0xF1 P0MDIN ; /* PORT 0 INPUT MODE CONFIGURATION */ -__sfr __at 0xF2 P1MODE ; /* PORT 1 INPUT MODE CONFIGURATION */ -__sfr __at 0xF2 P1MDIN ; /* PORT 1 INPUT MODE CONFIGURATION */ -__sfr __at 0xF3 P2MODE ; /* PORT 2 INPUT MODE CONFIGURATION */ -__sfr __at 0xF3 P2MDIN ; /* PORT 2 INPUT MODE CONFIGURATION */ -__sfr __at 0xF4 P3MODE ; /* PORT 3 INPUT MODE CONFIGURATION */ -__sfr __at 0xF4 P3MDIN ; /* PORT 3 INPUT MODE CONFIGURATION */ -__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ -__sfr __at 0xF8 SPI0CN ; /* SPI0 CONTROL */ -__sfr __at 0xF9 PCA0L ; /* PCA COUNTER LOW */ -__sfr __at 0xFA PCA0H ; /* PCA COUNTER HIGH */ -__sfr __at 0xFB PCA0CPL0 ; /* PCA CAPTURE 0 LOW */ -__sfr __at 0xFC PCA0CPH0 ; /* PCA CAPTURE 0 HIGH */ -__sfr __at 0xFD PCA0CPL4 ; /* PCA CAPTURE 4 LOW */ -__sfr __at 0xFE PCA0CPH4 ; /* PCA CAPTURE 4 HIGH */ -__sfr __at 0xFF VDM0CN ; /* VDD MONITOR CONTROL */ + +__sfr __at 0x80 P0 ; /* PORT 0 */ +__sfr __at 0x81 SP ; /* STACK POINTER */ +__sfr __at 0x82 DPL ; /* DATA POINTER - LOW BYTE */ +__sfr __at 0x83 DPH ; /* DATA POINTER - HIGH BYTE */ +__sfr __at 0x87 PCON ; /* POWER CONTROL */ +__sfr __at 0x88 TCON ; /* TIMER CONTROL */ +__sfr __at 0x89 TMOD ; /* TIMER MODE */ +__sfr __at 0x8A TL0 ; /* TIMER 0 - LOW BYTE */ +__sfr __at 0x8B TL1 ; /* TIMER 1 - LOW BYTE */ +__sfr __at 0x8C TH0 ; /* TIMER 0 - HIGH BYTE */ +__sfr __at 0x8D TH1 ; /* TIMER 1 - HIGH BYTE */ +__sfr __at 0x8E CKCON ; /* CLOCK CONTROL */ +__sfr __at 0x8F PSCTL ; /* PROGRAM STORE R/W CONTROL */ +__sfr __at 0x90 P1 ; /* PORT 1 */ +__sfr __at 0x91 TMR3CN ; /* TIMER 3 CONTROL */ +__sfr __at 0x92 TMR3RLL ; /* TIMER 3 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0x93 TMR3RLH ; /* TIMER 3 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0x94 TMR3L ; /* TIMER 3 - LOW BYTE */ +__sfr __at 0x95 TMR3H ; /* TIMER 3 - HIGH BYTE */ +__sfr __at 0x98 SCON ; /* SERIAL PORT CONTROL */ +__sfr __at 0x98 SCON0 ; /* SERIAL PORT CONTROL */ +__sfr __at 0x99 SBUF ; /* SERIAL PORT BUFFER */ +__sfr __at 0x99 SBUF0 ; /* SERIAL PORT BUFFER */ +__sfr __at 0x9A CPT1CN ; /* COMPARATOR 1 CONTROL */ +__sfr __at 0x9B CPT0CN ; /* COMPARATOR 0 CONTROL */ +__sfr __at 0x9C CPT1MD ; /* COMPARATOR 1 MODE SELECTION */ +__sfr __at 0x9D CPT0MD ; /* COMPARATOR 0 MODE SELECTION */ +__sfr __at 0x9E CPT1MX ; /* COMPARATOR 1 MUX SELECTION */ +__sfr __at 0x9F CPT0MX ; /* COMPARATOR 0 MUX SELECTION */ +__sfr __at 0xA0 P2 ; /* PORT 2 */ +__sfr __at 0xA1 SPI0CFG ; /* SPI0 CONFIGURATION */ +__sfr __at 0xA2 SPI0CKR ; /* SPI0 CLOCK RATE CONTROL */ +__sfr __at 0xA3 SPI0DAT ; /* SPI0 DATA */ +__sfr __at 0xA4 P0MDOUT ; /* PORT 0 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA5 P1MDOUT ; /* PORT 1 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA6 P2MDOUT ; /* PORT 2 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA7 P3MDOUT ; /* PORT 3 OUTPUT MODE CONFIGURATION */ +__sfr __at 0xA8 IE ; /* INTERRUPT ENABLE */ +__sfr __at 0xA9 CLKSEL ; /* SYSTEM CLOCK SELECT */ +__sfr __at 0xAA EMI0CN ; /* EXTERNAL MEMORY INTERFACE CONTROL */ +__sfr __at 0xAA _XPAGE ; /* XDATA/PDATA PAGE */ +__sfr __at 0xB0 P3 ; /* PORT 3 */ +__sfr __at 0xB1 OSCXCN ; /* EXTERNAL OSCILLATOR CONTROL */ +__sfr __at 0xB2 OSCICN ; /* INTERNAL OSCILLATOR CONTROL */ +__sfr __at 0xB3 OSCICL ; /* INTERNAL OSCILLATOR CALIBRATION */ +__sfr __at 0xB6 FLSCL ; /* FLASH MEMORY TIMING PRESCALER */ +__sfr __at 0xB7 FLKEY ; /* FLASH ACESS LIMIT */ +__sfr __at 0xB8 IP ; /* INTERRUPT PRIORITY */ +__sfr __at 0xBA AMX0N ; /* ADC 0 MUX NEGATIVE CHANNEL SELECTION */ +__sfr __at 0xBB AMX0P ; /* ADC 0 MUX POSITIVE CHANNEL SELECTION */ +__sfr __at 0xBC ADC0CF ; /* ADC 0 CONFIGURATION */ +__sfr __at 0xBD ADC0L ; /* ADC 0 DATA WORD LSB */ +__sfr __at 0xBE ADC0H ; /* ADC 0 DATA WORD MSB */ +__sfr __at 0xC0 SMB0CN ; /* SMBUS CONTROL */ +__sfr __at 0xC1 SMB0CF ; /* SMBUS CONFIGURATION */ +__sfr __at 0xC2 SMB0DAT ; /* SMBUS DATA */ +__sfr __at 0xC3 ADC0GTL ; /* ADC 0 GREATER-THAN LOW BYTE */ +__sfr __at 0xC4 ADC0GTH ; /* ADC 0 GREATER-THAN HIGH BYTE */ +__sfr __at 0xC5 ADC0LTL ; /* ADC 0 LESS-THAN LOW BYTE */ +__sfr __at 0xC6 ADC0LTH ; /* ADC 0 LESS-THAN HIGH BYTE */ +__sfr __at 0xC8 T2CON ; /* TIMER 2 CONTROL */ +__sfr __at 0xC8 TMR2CN ; /* TIMER 2 CONTROL */ +__sfr __at 0xCA RCAP2L ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCA TMR2RLL ; /* TIMER 2 CAPTURE REGISTER - LOW BYTE */ +__sfr __at 0xCB RCAP2H ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCB TMR2RLH ; /* TIMER 2 CAPTURE REGISTER - HIGH BYTE */ +__sfr __at 0xCC TL2 ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCC TMR2L ; /* TIMER 2 - LOW BYTE */ +__sfr __at 0xCD TH2 ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xCD TMR2H ; /* TIMER 2 - HIGH BYTE */ +__sfr __at 0xD0 PSW ; /* PROGRAM STATUS WORD */ +__sfr __at 0xD1 REF0CN ; /* VOLTAGE REFERENCE 0 CONTROL */ +__sfr __at 0xD4 P0SKIP ; /* PORT 0 SKIP */ +__sfr __at 0xD5 P1SKIP ; /* PORT 1 SKIP */ +__sfr __at 0xD6 P2SKIP ; /* PORT 2 SKIP */ +__sfr __at 0xD8 PCA0CN ; /* PCA CONTROL */ +__sfr __at 0xD9 PCA0MD ; /* PCA MODE */ +__sfr __at 0xDA PCA0CPM0 ; /* PCA MODULE 0 MODE REGISTER */ +__sfr __at 0xDB PCA0CPM1 ; /* PCA MODULE 1 MODE REGISTER */ +__sfr __at 0xDC PCA0CPM2 ; /* PCA MODULE 2 MODE REGISTER */ +__sfr __at 0xDD PCA0CPM3 ; /* PCA MODULE 3 MODE REGISTER */ +__sfr __at 0xDE PCA0CPM4 ; /* PCA MODULE 4 MODE REGISTER */ +__sfr __at 0xE0 ACC ; /* ACCUMULATOR */ +__sfr __at 0xE1 XBR0 ; /* PORT MUX CONFIGURATION REGISTER 0 */ +__sfr __at 0xE2 XBR1 ; /* PORT MUX CONFIGURATION REGISTER 1 */ +__sfr __at 0xE4 IT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ +__sfr __at 0xE4 INT01CF ; /* INT0/INT1 CONFIGURATION REGISTER */ +__sfr __at 0xE6 EIE1 ; /* EXTERNAL INTERRUPT ENABLE 1 */ +__sfr __at 0xE8 ADC0CN ; /* ADC 0 CONTROL */ +__sfr __at 0xE9 PCA0CPL1 ; /* PCA CAPTURE 1 LOW */ +__sfr __at 0xEA PCA0CPH1 ; /* PCA CAPTURE 1 HIGH */ +__sfr __at 0xEB PCA0CPL2 ; /* PCA CAPTURE 2 LOW */ +__sfr __at 0xEC PCA0CPH2 ; /* PCA CAPTURE 2 HIGH */ +__sfr __at 0xED PCA0CPL3 ; /* PCA CAPTURE 3 LOW */ +__sfr __at 0xEE PCA0CPH3 ; /* PCA CAPTURE 3 HIGH */ +__sfr __at 0xEF RSTSRC ; /* RESET SOURCE */ +__sfr __at 0xF0 B ; /* B REGISTER */ +__sfr __at 0xF1 P0MODE ; /* PORT 0 INPUT MODE CONFIGURATION */ +__sfr __at 0xF1 P0MDIN ; /* PORT 0 INPUT MODE CONFIGURATION */ +__sfr __at 0xF2 P1MODE ; /* PORT 1 INPUT MODE CONFIGURATION */ +__sfr __at 0xF2 P1MDIN ; /* PORT 1 INPUT MODE CONFIGURATION */ +__sfr __at 0xF3 P2MODE ; /* PORT 2 INPUT MODE CONFIGURATION */ +__sfr __at 0xF3 P2MDIN ; /* PORT 2 INPUT MODE CONFIGURATION */ +__sfr __at 0xF4 P3MODE ; /* PORT 3 INPUT MODE CONFIGURATION */ +__sfr __at 0xF4 P3MDIN ; /* PORT 3 INPUT MODE CONFIGURATION */ +__sfr __at 0xF6 EIP1 ; /* EXTERNAL INTERRUPT PRIORITY REGISTER 1 */ +__sfr __at 0xF8 SPI0CN ; /* SPI0 CONTROL */ +__sfr __at 0xF9 PCA0L ; /* PCA COUNTER LOW */ +__sfr __at 0xFA PCA0H ; /* PCA COUNTER HIGH */ +__sfr __at 0xFB PCA0CPL0 ; /* PCA CAPTURE 0 LOW */ +__sfr __at 0xFC PCA0CPH0 ; /* PCA CAPTURE 0 HIGH */ +__sfr __at 0xFD PCA0CPL4 ; /* PCA CAPTURE 4 LOW */ +__sfr __at 0xFE PCA0CPH4 ; /* PCA CAPTURE 4 HIGH */ +__sfr __at 0xFF VDM0CN ; /* VDD MONITOR CONTROL */ + + +/* WORD/DWORD Registers */ + +__sfr16 __at 0x8C8A TMR0 ; /* TIMER 0 COUNTER */ +__sfr16 __at 0x8D8B TMR1 ; /* TIMER 1 COUNTER */ +__sfr16 __at 0xCDCC TMR2 ; /* TIMER 2 COUNTER */ +__sfr16 __at 0xCBCA RCAP2 ; /* TIMER 2 CAPTURE REGISTER WORD */ +__sfr16 __at 0xCBCA TMR2RL ; /* TIMER 2 CAPTURE REGISTER WORD */ +__sfr16 __at 0x9594 TMR3 ; /* TIMER 3 COUNTER */ +__sfr16 __at 0x9392 TMR3RL ; /* TIMER 3 CAPTURE REGISTER WORD */ +__sfr16 __at 0xBEBD ADC0 ; /* ADC 0 DATA WORD */ +__sfr16 __at 0xC4C3 ADC0GT ; /* ADC 0 GREATER-THAN REGISTER WORD */ +__sfr16 __at 0xC6C5 ADC0LT ; /* ADC 0 LESS-THAN REGISTER WORD */ +__sfr16 __at 0xFAF9 PCA0 ; /* PCA COUNTER */ +__sfr16 __at 0xFCFB PCA0CP0 ; /* PCA CAPTURE 0 WORD */ +__sfr16 __at 0xEAE9 PCA0CP1 ; /* PCA CAPTURE 1 WORD */ +__sfr16 __at 0xECEB PCA0CP2 ; /* PCA CAPTURE 2 WORD */ +__sfr16 __at 0xEEED PCA0CP3 ; /* PCA CAPTURE 3 WORD */ +__sfr16 __at 0xFEFD PCA0CP4 ; /* PCA CAPTURE 4 WORD */ /* BIT Registers */ /* P0 0x80 */ -__sbit __at 0x80 P0_0 ; -__sbit __at 0x81 P0_1 ; -__sbit __at 0x82 P0_2 ; -__sbit __at 0x83 P0_3 ; -__sbit __at 0x84 P0_4 ; -__sbit __at 0x85 P0_5 ; -__sbit __at 0x86 P0_6 ; -__sbit __at 0x87 P0_7 ; +__sbit __at 0x80 P0_0 ; +__sbit __at 0x81 P0_1 ; +__sbit __at 0x82 P0_2 ; +__sbit __at 0x83 P0_3 ; +__sbit __at 0x84 P0_4 ; +__sbit __at 0x85 P0_5 ; +__sbit __at 0x86 P0_6 ; +__sbit __at 0x87 P0_7 ; /* TCON 0x88 */ -__sbit __at 0x88 IT0 ; /* TCON.0 - EXT. INTERRUPT 0 TYPE */ -__sbit __at 0x89 IE0 ; /* TCON.1 - EXT. INTERRUPT 0 EDGE FLAG */ -__sbit __at 0x8A IT1 ; /* TCON.2 - EXT. INTERRUPT 1 TYPE */ -__sbit __at 0x8B IE1 ; /* TCON.3 - EXT. INTERRUPT 1 EDGE FLAG */ -__sbit __at 0x8C TR0 ; /* TCON.4 - TIMER 0 ON/OFF CONTROL */ -__sbit __at 0x8D TF0 ; /* TCON.5 - TIMER 0 OVERFLOW FLAG */ -__sbit __at 0x8E TR1 ; /* TCON.6 - TIMER 1 ON/OFF CONTROL */ -__sbit __at 0x8F TF1 ; /* TCON.7 - TIMER 1 OVERFLOW FLAG */ +__sbit __at 0x88 IT0 ; /* TCON.0 - EXT. INTERRUPT 0 TYPE */ +__sbit __at 0x89 IE0 ; /* TCON.1 - EXT. INTERRUPT 0 EDGE FLAG */ +__sbit __at 0x8A IT1 ; /* TCON.2 - EXT. INTERRUPT 1 TYPE */ +__sbit __at 0x8B IE1 ; /* TCON.3 - EXT. INTERRUPT 1 EDGE FLAG */ +__sbit __at 0x8C TR0 ; /* TCON.4 - TIMER 0 ON/OFF CONTROL */ +__sbit __at 0x8D TF0 ; /* TCON.5 - TIMER 0 OVERFLOW FLAG */ +__sbit __at 0x8E TR1 ; /* TCON.6 - TIMER 1 ON/OFF CONTROL */ +__sbit __at 0x8F TF1 ; /* TCON.7 - TIMER 1 OVERFLOW FLAG */ /* P1 0x90 */ -__sbit __at 0x90 P1_0 ; -__sbit __at 0x91 P1_1 ; -__sbit __at 0x92 P1_2 ; -__sbit __at 0x93 P1_3 ; -__sbit __at 0x94 P1_4 ; -__sbit __at 0x95 P1_5 ; -__sbit __at 0x96 P1_6 ; -__sbit __at 0x97 P1_7 ; +__sbit __at 0x90 P1_0 ; +__sbit __at 0x91 P1_1 ; +__sbit __at 0x92 P1_2 ; +__sbit __at 0x93 P1_3 ; +__sbit __at 0x94 P1_4 ; +__sbit __at 0x95 P1_5 ; +__sbit __at 0x96 P1_6 ; +__sbit __at 0x97 P1_7 ; /* SCON 0x98 */ -__sbit __at 0x98 RI ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ -__sbit __at 0x98 RI0 ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ -__sbit __at 0x99 TI ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ -__sbit __at 0x99 TI0 ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ -__sbit __at 0x9A RB8 ; /* SCON.2 - RECEIVE BIT 8 */ -__sbit __at 0x9A RB80 ; /* SCON.2 - RECEIVE BIT 8 */ -__sbit __at 0x9B TB8 ; /* SCON.3 - TRANSMIT BIT 8 */ -__sbit __at 0x9B TB80 ; /* SCON.3 - TRANSMIT BIT 8 */ -__sbit __at 0x9C REN ; /* SCON.4 - RECEIVE ENABLE */ -__sbit __at 0x9C REN0 ; /* SCON.4 - RECEIVE ENABLE */ -__sbit __at 0x9D SM2 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ -__sbit __at 0x9D MCE0 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ -__sbit __at 0x9F SM0 ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ -__sbit __at 0x9F S0MODE ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ +__sbit __at 0x98 RI ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ +__sbit __at 0x98 RI0 ; /* SCON.0 - RECEIVE INTERRUPT FLAG */ +__sbit __at 0x99 TI ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ +__sbit __at 0x99 TI0 ; /* SCON.1 - TRANSMIT INTERRUPT FLAG */ +__sbit __at 0x9A RB8 ; /* SCON.2 - RECEIVE BIT 8 */ +__sbit __at 0x9A RB80 ; /* SCON.2 - RECEIVE BIT 8 */ +__sbit __at 0x9B TB8 ; /* SCON.3 - TRANSMIT BIT 8 */ +__sbit __at 0x9B TB80 ; /* SCON.3 - TRANSMIT BIT 8 */ +__sbit __at 0x9C REN ; /* SCON.4 - RECEIVE ENABLE */ +__sbit __at 0x9C REN0 ; /* SCON.4 - RECEIVE ENABLE */ +__sbit __at 0x9D SM2 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ +__sbit __at 0x9D MCE0 ; /* SCON.5 - MULTIPROCESSOR COMMUNICATION ENABLE */ +__sbit __at 0x9F SM0 ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ +__sbit __at 0x9F S0MODE ; /* SCON.7 - SERIAL MODE CONTROL BIT 0 */ /* P2 0xA0 */ -__sbit __at 0xA0 P2_0 ; -__sbit __at 0xA1 P2_1 ; -__sbit __at 0xA2 P2_2 ; -__sbit __at 0xA3 P2_3 ; -__sbit __at 0xA4 P2_4 ; -__sbit __at 0xA5 P2_5 ; -__sbit __at 0xA6 P2_6 ; -__sbit __at 0xA7 P2_7 ; +__sbit __at 0xA0 P2_0 ; +__sbit __at 0xA1 P2_1 ; +__sbit __at 0xA2 P2_2 ; +__sbit __at 0xA3 P2_3 ; +__sbit __at 0xA4 P2_4 ; +__sbit __at 0xA5 P2_5 ; +__sbit __at 0xA6 P2_6 ; +__sbit __at 0xA7 P2_7 ; /* IE 0xA8 */ -__sbit __at 0xA8 EX0 ; /* IE.0 - EXTERNAL INTERRUPT 0 ENABLE */ -__sbit __at 0xA9 ET0 ; /* IE.1 - TIMER 0 INTERRUPT ENABLE */ -__sbit __at 0xAA EX1 ; /* IE.2 - EXTERNAL INTERRUPT 1 ENABLE */ -__sbit __at 0xAB ET1 ; /* IE.3 - TIMER 1 INTERRUPT ENABLE */ -__sbit __at 0xAC ES ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ -__sbit __at 0xAC ES0 ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ -__sbit __at 0xAD ET2 ; /* IE.5 - TIMER 2 INTERRUPT ENABLE */ -__sbit __at 0xAE ESPI0 ; /* IE.6 - SPI0 INTERRUPT ENABLE */ -__sbit __at 0xAF EA ; /* IE.7 - GLOBAL INTERRUPT ENABLE */ +__sbit __at 0xA8 EX0 ; /* IE.0 - EXTERNAL INTERRUPT 0 ENABLE */ +__sbit __at 0xA9 ET0 ; /* IE.1 - TIMER 0 INTERRUPT ENABLE */ +__sbit __at 0xAA EX1 ; /* IE.2 - EXTERNAL INTERRUPT 1 ENABLE */ +__sbit __at 0xAB ET1 ; /* IE.3 - TIMER 1 INTERRUPT ENABLE */ +__sbit __at 0xAC ES ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ +__sbit __at 0xAC ES0 ; /* IE.4 - SERIAL PORT INTERRUPT ENABLE */ +__sbit __at 0xAD ET2 ; /* IE.5 - TIMER 2 INTERRUPT ENABLE */ +__sbit __at 0xAE ESPI0 ; /* IE.6 - SPI0 INTERRUPT ENABLE */ +__sbit __at 0xAF EA ; /* IE.7 - GLOBAL INTERRUPT ENABLE */ /* P3 0xB0 */ -__sbit __at 0xB0 P3_0 ; -__sbit __at 0xB1 P3_1 ; -__sbit __at 0xB2 P3_2 ; -__sbit __at 0xB3 P3_3 ; -__sbit __at 0xB4 P3_4 ; -__sbit __at 0xB5 P3_5 ; -__sbit __at 0xB6 P3_6 ; -__sbit __at 0xB7 P3_7 ; +__sbit __at 0xB0 P3_0 ; +__sbit __at 0xB1 P3_1 ; +__sbit __at 0xB2 P3_2 ; +__sbit __at 0xB3 P3_3 ; +__sbit __at 0xB4 P3_4 ; +__sbit __at 0xB5 P3_5 ; +__sbit __at 0xB6 P3_6 ; +__sbit __at 0xB7 P3_7 ; /* IP 0xB8 */ -__sbit __at 0xB8 PX0 ; /* IP.0 - EXTERNAL INTERRUPT 0 PRIORITY */ -__sbit __at 0xB9 PT0 ; /* IP.1 - TIMER 0 PRIORITY */ -__sbit __at 0xBA PX1 ; /* IP.2 - EXTERNAL INTERRUPT 1 PRIORITY */ -__sbit __at 0xBB PT1 ; /* IP.3 - TIMER 1 PRIORITY */ -__sbit __at 0xBC PS ; /* IP.4 - SERIAL PORT PRIORITY */ -__sbit __at 0xBC PS0 ; /* IP.4 - SERIAL PORT PRIORITY */ -__sbit __at 0xBD PT2 ; /* IP.5 - TIMER 2 PRIORITY */ -__sbit __at 0xBE PSPI0 ; /* IP.6 - SPI0 PRIORITY */ +__sbit __at 0xB8 PX0 ; /* IP.0 - EXTERNAL INTERRUPT 0 PRIORITY */ +__sbit __at 0xB9 PT0 ; /* IP.1 - TIMER 0 PRIORITY */ +__sbit __at 0xBA PX1 ; /* IP.2 - EXTERNAL INTERRUPT 1 PRIORITY */ +__sbit __at 0xBB PT1 ; /* IP.3 - TIMER 1 PRIORITY */ +__sbit __at 0xBC PS ; /* IP.4 - SERIAL PORT PRIORITY */ +__sbit __at 0xBC PS0 ; /* IP.4 - SERIAL PORT PRIORITY */ +__sbit __at 0xBD PT2 ; /* IP.5 - TIMER 2 PRIORITY */ +__sbit __at 0xBE PSPI0 ; /* IP.6 - SPI0 PRIORITY */ /* SMB0CN 0xC0 */ -__sbit __at 0xC0 SI ; /* SMB0CN.0 - SMBUS 0 INTERRUPT PENDING FLAG */ -__sbit __at 0xC1 ACK ; /* SMB0CN.1 - SMBUS 0 ACKNOWLEDGE FLAG */ -__sbit __at 0xC2 ARBLOST ; /* SMB0CN.2 - SMBUS 0 ARBITRATION LOST INDICATOR */ -__sbit __at 0xC3 ACKRQ ; /* SMB0CN.3 - SMBUS 0 ACKNOWLEDGE REQUEST */ -__sbit __at 0xC4 STO ; /* SMB0CN.4 - SMBUS 0 STOP FLAG */ -__sbit __at 0xC5 STA ; /* SMB0CN.5 - SMBUS 0 START FLAG */ -__sbit __at 0xC6 TXMODE ; /* SMB0CN.6 - SMBUS 0 TRANSMIT MODE INDICATOR */ -__sbit __at 0xC7 MASTER ; /* SMB0CN.7 - SMBUS 0 MASTER/SLAVE INDICATOR */ +__sbit __at 0xC0 SI ; /* SMB0CN.0 - SMBUS 0 INTERRUPT PENDING FLAG */ +__sbit __at 0xC1 ACK ; /* SMB0CN.1 - SMBUS 0 ACKNOWLEDGE FLAG */ +__sbit __at 0xC2 ARBLOST ; /* SMB0CN.2 - SMBUS 0 ARBITRATION LOST INDICATOR */ +__sbit __at 0xC3 ACKRQ ; /* SMB0CN.3 - SMBUS 0 ACKNOWLEDGE REQUEST */ +__sbit __at 0xC4 STO ; /* SMB0CN.4 - SMBUS 0 STOP FLAG */ +__sbit __at 0xC5 STA ; /* SMB0CN.5 - SMBUS 0 START FLAG */ +__sbit __at 0xC6 TXMODE ; /* SMB0CN.6 - SMBUS 0 TRANSMIT MODE INDICATOR */ +__sbit __at 0xC7 MASTER ; /* SMB0CN.7 - SMBUS 0 MASTER/SLAVE INDICATOR */ /* TMR2CN 0xC8 */ -__sbit __at 0xC8 T2XCLK ; /* TMR2CN.0 - TIMER 2 EXTERNAL CLOCK SELECT */ -__sbit __at 0xCA TR2 ; /* TMR2CN.2 - TIMER 2 ON/OFF CONTROL */ -__sbit __at 0xCB T2SPLIT ; /* TMR2CN.3 - TIMER 2 SPLIT MODE ENABLE */ -__sbit __at 0xCD TF2LEN ; /* TMR2CN.5 - TIMER 2 LOW BYTE INTERRUPT ENABLE */ -__sbit __at 0xCE TF2L ; /* TMR2CN.6 - TIMER 2 LOW BYTE OVERFLOW FLAG */ -__sbit __at 0xCF TF2 ; /* TMR2CN.7 - TIMER 2 OVERFLOW FLAG */ -__sbit __at 0xCF TF2H ; /* TMR2CN.7 - TIMER 2 HIGH BYTE OVERFLOW FLAG */ +__sbit __at 0xC8 T2XCLK ; /* TMR2CN.0 - TIMER 2 EXTERNAL CLOCK SELECT */ +__sbit __at 0xCA TR2 ; /* TMR2CN.2 - TIMER 2 ON/OFF CONTROL */ +__sbit __at 0xCB T2SPLIT ; /* TMR2CN.3 - TIMER 2 SPLIT MODE ENABLE */ +__sbit __at 0xCD TF2LEN ; /* TMR2CN.5 - TIMER 2 LOW BYTE INTERRUPT ENABLE */ +__sbit __at 0xCE TF2L ; /* TMR2CN.6 - TIMER 2 LOW BYTE OVERFLOW FLAG */ +__sbit __at 0xCF TF2 ; /* TMR2CN.7 - TIMER 2 OVERFLOW FLAG */ +__sbit __at 0xCF TF2H ; /* TMR2CN.7 - TIMER 2 HIGH BYTE OVERFLOW FLAG */ /* PSW 0xD0 */ -__sbit __at 0xD0 PARITY ; /* PSW.0 - ACCUMULATOR PARITY FLAG */ -__sbit __at 0xD1 F1 ; /* PSW.1 - FLAG 1 */ -__sbit __at 0xD2 OV ; /* PSW.2 - OVERFLOW FLAG */ -__sbit __at 0xD3 RS0 ; /* PSW.3 - REGISTER BANK SELECT 0 */ -__sbit __at 0xD4 RS1 ; /* PSW.4 - REGISTER BANK SELECT 1 */ -__sbit __at 0xD5 F0 ; /* PSW.5 - FLAG 0 */ -__sbit __at 0xD6 AC ; /* PSW.6 - AUXILIARY CARRY FLAG */ -__sbit __at 0xD7 CY ; /* PSW.7 - CARRY FLAG */ +__sbit __at 0xD0 PARITY ; /* PSW.0 - ACCUMULATOR PARITY FLAG */ +__sbit __at 0xD1 F1 ; /* PSW.1 - FLAG 1 */ +__sbit __at 0xD2 OV ; /* PSW.2 - OVERFLOW FLAG */ +__sbit __at 0xD3 RS0 ; /* PSW.3 - REGISTER BANK SELECT 0 */ +__sbit __at 0xD4 RS1 ; /* PSW.4 - REGISTER BANK SELECT 1 */ +__sbit __at 0xD5 F0 ; /* PSW.5 - FLAG 0 */ +__sbit __at 0xD6 AC ; /* PSW.6 - AUXILIARY CARRY FLAG */ +__sbit __at 0xD7 CY ; /* PSW.7 - CARRY FLAG */ /* PCA0CN 0xD8 */ -__sbit __at 0xD8 CCF0 ; /* PCA0CN.0 - PCA MODULE 0 CAPTURE/COMPARE FLAG */ -__sbit __at 0xD9 CCF1 ; /* PCA0CN.1 - PCA MODULE 1 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDA CCF2 ; /* PCA0CN.2 - PCA MODULE 2 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDB CCF3 ; /* PCA0CN.3 - PCA MODULE 3 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDC CCF4 ; /* PCA0CN.4 - PCA MODULE 4 CAPTURE/COMPARE FLAG */ -__sbit __at 0xDE CR ; /* PCA0CN.6 - PCA COUNTER/TIMER RUN CONTROL */ -__sbit __at 0xDF CF ; /* PCA0CN.7 - PCA COUNTER/TIMER OVERFLOW FLAG */ +__sbit __at 0xD8 CCF0 ; /* PCA0CN.0 - PCA MODULE 0 CAPTURE/COMPARE FLAG */ +__sbit __at 0xD9 CCF1 ; /* PCA0CN.1 - PCA MODULE 1 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDA CCF2 ; /* PCA0CN.2 - PCA MODULE 2 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDB CCF3 ; /* PCA0CN.3 - PCA MODULE 3 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDC CCF4 ; /* PCA0CN.4 - PCA MODULE 4 CAPTURE/COMPARE FLAG */ +__sbit __at 0xDE CR ; /* PCA0CN.6 - PCA COUNTER/TIMER RUN CONTROL */ +__sbit __at 0xDF CF ; /* PCA0CN.7 - PCA COUNTER/TIMER OVERFLOW FLAG */ /* ADC0CN 0xE8 */ -__sbit __at 0xE8 AD0CM0 ; /* ADC0CN.0 - ADC 0 START OF CONV. MODE BIT 0 */ -__sbit __at 0xE9 AD0CM1 ; /* ADC0CN.1 - ADC 0 START OF CONV. MODE BIT 1 */ -__sbit __at 0xEA AD0CM2 ; /* ADC0CN.2 - ADC 0 START OF CONV. MODE BIT 2 */ -__sbit __at 0xEB AD0WINT ; /* ADC0CN.3 - ADC 0 WINDOW COMPARE INT. FLAG */ -__sbit __at 0xEC AD0BUSY ; /* ADC0CN.4 - ADC 0 BUSY FLAG */ -__sbit __at 0xED AD0INT ; /* ADC0CN.5 - ADC 0 CONV. COMPLETE INT. FLAG */ -__sbit __at 0xEE AD0TM ; /* ADC0CN.6 - ADC 0 TRACK MODE */ -__sbit __at 0xEF AD0EN ; /* ADC0CN.7 - ADC 0 ENABLE */ - -/* SPI0CN 0xF8 */ -__sbit __at 0xF8 SPIEN ; /* SPI0CN.0 - SPI0 ENABLE */ -__sbit __at 0xF9 TXBMT ; /* SPI0CN.1 - TRANSMIT BUFFER EMPTY */ -__sbit __at 0xFA NSSMD0 ; /* SPI0CN.2 - SLAVE SELECT MODE BIT 0 */ -__sbit __at 0xFB NSSMD1 ; /* SPI0CN.3 - SLAVE SELECT MODE BIT 1 */ -__sbit __at 0xFC RXOVRN ; /* SPI0CN.4 - RECEIVE OVERRUN FLAG */ -__sbit __at 0xFD MODF ; /* SPI0CN.5 - MODE FAULT FLAG */ -__sbit __at 0xFE WCOL ; /* SPI0CN.6 - WRITE COLLISION FLAG */ -__sbit __at 0xFF SPIF ; /* SPI0CN.7 - SPI0 INTERRUPT FLAG */ +__sbit __at 0xE8 AD0CM0 ; /* ADC0CN.0 - ADC 0 START OF CONV. MODE BIT 0 */ +__sbit __at 0xE9 AD0CM1 ; /* ADC0CN.1 - ADC 0 START OF CONV. MODE BIT 1 */ +__sbit __at 0xEA AD0CM2 ; /* ADC0CN.2 - ADC 0 START OF CONV. MODE BIT 2 */ +__sbit __at 0xEB AD0WINT ; /* ADC0CN.3 - ADC 0 WINDOW COMPARE INT. FLAG */ +__sbit __at 0xEC AD0BUSY ; /* ADC0CN.4 - ADC 0 BUSY FLAG */ +__sbit __at 0xED AD0INT ; /* ADC0CN.5 - ADC 0 CONV. COMPLETE INT. FLAG */ +__sbit __at 0xEE AD0TM ; /* ADC0CN.6 - ADC 0 TRACK MODE */ +__sbit __at 0xEF AD0EN ; /* ADC0CN.7 - ADC 0 ENABLE */ + +/* SPI0CN 0xF8 */ +__sbit __at 0xF8 SPIEN ; /* SPI0CN.0 - SPI0 ENABLE */ +__sbit __at 0xF9 TXBMT ; /* SPI0CN.1 - TRANSMIT BUFFER EMPTY */ +__sbit __at 0xFA NSSMD0 ; /* SPI0CN.2 - SLAVE SELECT MODE BIT 0 */ +__sbit __at 0xFB NSSMD1 ; /* SPI0CN.3 - SLAVE SELECT MODE BIT 1 */ +__sbit __at 0xFC RXOVRN ; /* SPI0CN.4 - RECEIVE OVERRUN FLAG */ +__sbit __at 0xFD MODF ; /* SPI0CN.5 - MODE FAULT FLAG */ +__sbit __at 0xFE WCOL ; /* SPI0CN.6 - WRITE COLLISION FLAG */ +__sbit __at 0xFF SPIF ; /* SPI0CN.7 - SPI0 INTERRUPT FLAG */ /* Predefined SFR Bit Masks */ diff --git a/device/lib/_mullong.c b/device/lib/_mullong.c index 427ceddc..dee5a51e 100644 --- a/device/lib/_mullong.c +++ b/device/lib/_mullong.c @@ -649,7 +649,7 @@ union bil { } ; #endif -#if defined(SDCC_USE_XSTACK) +#if defined(SDCC_USE_XSTACK) || defined(SDCC_MODEL_MEDIUM) # define bcast(x) ((union bil pdata *)&(x)) #elif (defined(SDCC_MODEL_LARGE) || defined (SDCC_ds390) || defined (SDCC_ds400)) && !defined(SDCC_STACK_AUTO) # define bcast(x) ((union bil xdata *)&(x)) @@ -710,27 +710,22 @@ _mullong (long a, long b) { union bil t; - t.i.hi = bcast(a)->b.b0 * bcast(b)->b.b2; // A - t.i.lo = bcast(a)->b.b0 * bcast(b)->b.b0; // A - t.b.b3 += bcast(a)->b.b3 * - bcast(b)->b.b0; // G - t.b.b3 += bcast(a)->b.b2 * - bcast(b)->b.b1; // F - t.i.hi += bcast(a)->b.b2 * bcast(b)->b.b0; // E <- b lost in .lst + t.i.hi = bcast(a)->b.b0 * bcast(b)->b.b2; // A + t.i.lo = bcast(a)->b.b0 * bcast(b)->b.b0; // A + t.b.b3 += bcast(a)->b.b3 * bcast(b)->b.b0; // G + t.b.b3 += bcast(a)->b.b2 * bcast(b)->b.b1; // F + t.i.hi += bcast(a)->b.b2 * bcast(b)->b.b0; // E <- b lost in .lst // bcast(a)->i.hi is free ! - t.i.hi += bcast(a)->b.b1 * bcast(b)->b.b1; // D <- b lost in .lst - - bcast(a)->bi.b3 = bcast(a)->b.b1 * - bcast(b)->b.b2; - bcast(a)->bi.i12 = bcast(a)->b.b1 * - bcast(b)->b.b0; // C - - bcast(b)->bi.b3 = bcast(a)->b.b0 * - bcast(b)->b.b3; - bcast(b)->bi.i12 = bcast(a)->b.b0 * - bcast(b)->b.b1; // B - bcast(b)->bi.b0 = 0; // B - bcast(a)->bi.b0 = 0; // C + t.i.hi += bcast(a)->b.b1 * bcast(b)->b.b1; // D <- b lost in .lst + + bcast(a)->bi.b3 = bcast(a)->b.b1 * bcast(b)->b.b2; // C + bcast(a)->bi.i12 = bcast(a)->b.b1 * bcast(b)->b.b0; // C + + bcast(b)->bi.b3 = bcast(a)->b.b0 * bcast(b)->b.b3; // B + bcast(b)->bi.i12 = bcast(a)->b.b0 * bcast(b)->b.b1; // B + + bcast(b)->bi.b0 = 0; // B + bcast(a)->bi.b0 = 0; // C t.l += a; return t.l + b; diff --git a/device/lib/incl.mk b/device/lib/incl.mk index e1cae0c3..b7cdec6b 100644 --- a/device/lib/incl.mk +++ b/device/lib/incl.mk @@ -1 +1 @@ -MODELS = small large +MODELS = small medium large diff --git a/device/lib/medium/Makefile b/device/lib/medium/Makefile new file mode 100644 index 00000000..9236d4de --- /dev/null +++ b/device/lib/medium/Makefile @@ -0,0 +1,9 @@ +# Dummy Makefile to get around CVS +all: + $(MAKE) -C ../mcs51 all + cp ../mcs51/*.rel ../mcs51/*.lib . + touch dummy.lib + touch dummy.rel + +clean: + rm *.rel *.lib diff --git a/src/SDCCast.c b/src/SDCCast.c index 01411dbe..108f6d73 100644 --- a/src/SDCCast.c +++ b/src/SDCCast.c @@ -2775,7 +2775,7 @@ decorateType (ast * tree, RESULT_TYPE resultType) /* bitwise or */ /*----------------------------*/ case '|': - /* if the rewrite succeeds then don't go any furthur */ + /* if the rewrite succeeds then don't go any further */ { ast *wtree = optimizeRRCRLC (tree); if (wtree != tree) @@ -4988,8 +4988,6 @@ isShiftRightLitVal_BitAndLitVal (ast * tree) static int isBitAndPow2 (ast * tree) { - int p2; - /* if this is not a bit and */ if (!IS_BITAND (tree)) return -1; @@ -4999,13 +4997,7 @@ isBitAndPow2 (ast * tree) if (!IS_AST_LIT_VALUE (tree->right)) return -1; - if (AST_LIT_VALUE (tree->right) == 1) - return 0; - p2 = powof2 ((TYPE_UDWORD)AST_LIT_VALUE (tree->right)); - if (!p2) - return -1; - - return p2; + return powof2 ((TYPE_UDWORD)AST_LIT_VALUE (tree->right)); } /*-----------------------------------------------------------------*/ @@ -6034,7 +6026,7 @@ void ast_print (ast * tree, FILE *outfile, int indent) return; /*------------------------------------------------------------------*/ /*----------------------------*/ - /* compliment */ + /* complement */ /*----------------------------*/ case '~': fprintf(outfile,"COMPL (%p) type (",tree); diff --git a/src/SDCCicode.c b/src/SDCCicode.c index bdc1c834..6f8be273 100644 --- a/src/SDCCicode.c +++ b/src/SDCCicode.c @@ -2198,7 +2198,7 @@ geniCodeMultiply (operand * left, operand * right, RESULT_TYPE resultType) /* code generated for 1 byte * 1 byte literal = 2 bytes result is more efficient in most cases than 2 bytes result = 2 bytes << literal if port has 1 byte muldiv */ - if (p2 && !IS_FLOAT (letype) && !IS_FIXED (letype) + if ((p2 > 0) && !IS_FLOAT (letype) && !IS_FIXED (letype) && !((resultType == RESULT_TYPE_INT) && (getSize (resType) != getSize (ltype)) && (port->support.muldiv == 1)) && strcmp (port->target, "pic16") != 0 /* don't shift for pic */ @@ -2249,8 +2249,8 @@ geniCodeDivision (operand * left, operand * right, RESULT_TYPE resultType) !IS_FLOAT (letype) && !IS_FIXED (letype) && IS_UNSIGNED(letype) && - (p2 = powof2 ((TYPE_UDWORD) - floatFromVal (right->operand.valOperand)))) { + ((p2 = powof2 ((TYPE_UDWORD) + floatFromVal (right->operand.valOperand))) > 0)) { ic = newiCode (RIGHT_OP, left, operandFromLit (p2)); /* right shift */ } else @@ -2861,6 +2861,7 @@ geniCodeAddressOf (operand * op) ADDTOCHAIN (ic); return IC_RESULT (ic); } + /*-----------------------------------------------------------------*/ /* setOClass - sets the output class depending on the pointer type */ /*-----------------------------------------------------------------*/ diff --git a/src/SDCCmain.c b/src/SDCCmain.c index 2c89171d..0a68ebb8 100644 --- a/src/SDCCmain.c +++ b/src/SDCCmain.c @@ -181,7 +181,7 @@ optionsTable[] = { { 'm', NULL, NULL, "Set the port to use e.g. -mz80." }, { 'p', NULL, NULL, "Select port specific processor e.g. -mpic14 -p16f84" }, { 0, OPTION_LARGE_MODEL, NULL, "external data space is used" }, - { 0, OPTION_MEDIUM_MODEL, NULL, "not supported" }, + { 0, OPTION_MEDIUM_MODEL, NULL, "external paged data space is used" }, { 0, OPTION_SMALL_MODEL, NULL, "internal data space is used (default)" }, #if !OPT_DISABLE_DS390 { 0, OPTION_FLAT24_MODEL, NULL, "use the flat24 model for the ds390 (default)" }, @@ -1581,6 +1581,9 @@ linkEdit (char **envp) case MODEL_SMALL: c = "small"; break; + case MODEL_MEDIUM: + c = "medium"; + break; case MODEL_LARGE: c = "large"; break; diff --git a/src/SDCCmem.c b/src/SDCCmem.c index 35b0d9e1..43215192 100644 --- a/src/SDCCmem.c +++ b/src/SDCCmem.c @@ -296,6 +296,8 @@ allocIntoSeg (symbol * sym) { memmap *segment = SPEC_OCLS (sym->etype); addSet (&segment->syms, sym); + if (segment == pdata) + sym->iaccess = 1; } /*-----------------------------------------------------------------*/ @@ -531,20 +533,27 @@ allocParms (value * val) continue; } - /* otherwise depending on the memory model - note here that we put it into the overlay segment - first, we will remove it from the overlay segment - after the overlay determination has been done */ + /* otherwise depending on the memory model */ + SPEC_OCLS (lval->etype) = SPEC_OCLS (lval->sym->etype) = + port->mem.default_local_map; if (options.model == MODEL_SMALL) { - SPEC_OCLS (lval->etype) = SPEC_OCLS (lval->sym->etype) = - (options.noOverlay ? port->mem.default_local_map - : overlay); + /* note here that we put it into the overlay segment + first, we will remove it from the overlay segment + after the overlay determination has been done */ + if (!options.noOverlay) + { + SPEC_OCLS (lval->etype) = SPEC_OCLS (lval->sym->etype) = + overlay; + } + } + else if (options.model == MODEL_MEDIUM) + { + SPEC_SCLS (lval->etype) = S_PDATA; } else { SPEC_SCLS (lval->etype) = S_XDATA; - SPEC_OCLS (lval->etype) = SPEC_OCLS (lval->sym->etype) = xdata; } allocIntoSeg (lval->sym); } diff --git a/src/SDCCsymt.c b/src/SDCCsymt.c index fc5f9a40..0031f20b 100644 --- a/src/SDCCsymt.c +++ b/src/SDCCsymt.c @@ -1233,11 +1233,11 @@ compStructSize (int su, structdef * sdef) /* change it to a unsigned bit */ SPEC_NOUN (loop->etype) = V_BITFIELD; - if (TARGET_IS_PIC16 || TARGET_IS_PIC) { + if (TARGET_IS_PIC16 || TARGET_IS_PIC) { /* PIC users requested signed bitfields as well */ } else { SPEC_USIGN (loop->etype) = 1; - } + } SPEC_BLEN (loop->etype) = loop->bitVar; if (loop->bitVar == BITVAR_PAD) { @@ -2663,7 +2663,7 @@ processFuncArgs (symbol * func) SPEC_OCLS (val->etype) = SPEC_OCLS (val->sym->etype) = bit; else SPEC_OCLS (val->etype) = SPEC_OCLS (val->sym->etype) = - (options.model != MODEL_SMALL ? xdata : data); + port->mem.default_local_map; #if 0 /* ?? static functions shouldn't imply static parameters - EEP */ @@ -2673,6 +2673,8 @@ processFuncArgs (symbol * func) } #endif } + if (SPEC_OCLS (val->sym->etype) == pdata) + val->sym->iaccess = 1; if (!isinSet(operKeyReset, val->sym)) { addSet (&operKeyReset, val->sym); applyToSet (operKeyReset, resetParmKey); @@ -3081,7 +3083,7 @@ powof2 (TYPE_UDWORD num) } if (n1s > 1 || nshifts == 0) - return 0; + return -1; return nshifts - 1; } diff --git a/src/avr/gen.c b/src/avr/gen.c index cde734ea..b06f5c8d 100644 --- a/src/avr/gen.c +++ b/src/avr/gen.c @@ -2679,7 +2679,7 @@ genBitWise (iCode * ic, iCode * ifx, int bitop) (int) floatFromVal (AOP (right)->aopu. aop_lit); int p2 = powof2 (lit); - if (bitop == AVR_AND && p2) { /* right side is a power of 2 */ + if (bitop == AVR_AND && (p2 >= 0)) { /* right side is a power of 2 */ l = aopGet (AOP (left), p2 / 8); if (IC_TRUE (ifx)) { emitcode ("sbrc", "%s,%d", l, diff --git a/src/mcs51/gen.c b/src/mcs51/gen.c index 2dfdd90d..14782781 100644 --- a/src/mcs51/gen.c +++ b/src/mcs51/gen.c @@ -4471,9 +4471,20 @@ genMinusDec (iCode * ic) same */ if (sameRegs (AOP (IC_LEFT (ic)), AOP (IC_RESULT (ic)))) { + char *l; + + if (aopGetUsesAcc (IC_LEFT (ic), 0)) + { + MOVA (aopGet (IC_RESULT (ic), 0, FALSE, FALSE)); + l = "a"; + } + else + { + l = aopGet (IC_RESULT (ic), 0, FALSE, FALSE); + } while (icount--) - emitcode ("dec", "%s", aopGet (IC_RESULT (ic), 0, FALSE, FALSE)); + emitcode ("dec", "%s", l); if (AOP_NEEDSACC (IC_RESULT (ic))) aopPut (IC_RESULT (ic), "a", 0, isOperandVolatile (IC_RESULT (ic), FALSE)); @@ -8205,9 +8216,8 @@ shiftR2Left2Result (operand * left, int offl, movLeft2Result (left, offl, result, offr, 0); pushedB = pushB (); usedB = TRUE; - emitcode ("mov", "b,%s", aopGet (left, offl + MSB16, FALSE, FALSE)); - MOVA (aopGet (result, offr, FALSE, FALSE)); - emitcode ("xch", "a,b"); + emitcode ("mov", "b,%s", aopGet (result, offr, FALSE, FALSE)); + MOVA (aopGet (left, offl + MSB16, FALSE, FALSE)); x = "b"; } else @@ -8223,7 +8233,9 @@ shiftR2Left2Result (operand * left, int offl, AccAXRsh (x, shCount); if (usedB) { - aopPut (result, "b", offr, isOperandVolatile (result, FALSE)); + emitcode ("xch", "a,b"); + aopPut (result, "a", offr, isOperandVolatile (result, FALSE)); + emitcode ("xch", "a,b"); popB (pushedB); } if (getDataSize (result) > 1) @@ -8241,7 +8253,16 @@ shiftLLeftOrResult (operand * left, int offl, /* shift left accumulator */ AccLsh (shCount); /* or with result */ - emitcode ("orl", "a,%s", aopGet (result, offr, FALSE, FALSE)); + if (aopGetUsesAcc (result, offr)) + { + emitcode ("xch", "a,b"); + MOVA (aopGet (result, offr, FALSE, FALSE)); + emitcode ("orl", "a,b"); + } + else + { + emitcode ("orl", "a,%s", aopGet (result, offr, FALSE, FALSE)); + } /* back to result */ aopPut (result, "a", offr, isOperandVolatile (result, FALSE)); } diff --git a/src/mcs51/main.c b/src/mcs51/main.c index e8295e81..c1b18ea0 100644 --- a/src/mcs51/main.c +++ b/src/mcs51/main.c @@ -122,14 +122,27 @@ _mcs51_finaliseOptions (void) port->genXINIT=0; } - if (options.model == MODEL_LARGE) { + switch (options.model) + { + case MODEL_SMALL: + port->mem.default_local_map = data; + port->mem.default_globl_map = data; + port->s.gptr_size = 3; + break; + case MODEL_MEDIUM: + port->mem.default_local_map = pdata; + port->mem.default_globl_map = pdata; + port->s.gptr_size = 3; + break; + case MODEL_LARGE: port->mem.default_local_map = xdata; port->mem.default_globl_map = xdata; - } - else - { + port->s.gptr_size = 3; + break; + default: port->mem.default_local_map = data; port->mem.default_globl_map = data; + break; } if (options.parms_in_bank1) { @@ -693,7 +706,7 @@ PORT mcs51_port = { glue, TRUE, /* Emit glue around main */ - MODEL_SMALL | MODEL_LARGE, + MODEL_SMALL | MODEL_MEDIUM | MODEL_LARGE, MODEL_SMALL }, { diff --git a/src/mcs51/peeph.def b/src/mcs51/peeph.def index d4bf76ca..625753b1 100644 --- a/src/mcs51/peeph.def +++ b/src/mcs51/peeph.def @@ -2211,6 +2211,18 @@ replace { ; Peephole 225 removed redundant move to acc } if notVolatile %1 +replace { + clr a + movx @%1,a + inc %1 + clr a +} by { + clr a + movx @%1,a + inc %1 + ; Peephole 226.a removed unnecessary clr +} + replace { clr a movx @%1,a @@ -2224,7 +2236,7 @@ replace { inc %1 movx @%1,a inc %1 - ; Peephole 226 removed unnecessary clr + ; Peephole 226.b removed unnecessary clr } replace { diff --git a/src/pic/main.c b/src/pic/main.c index 976a2e47..e6014e0e 100644 --- a/src/pic/main.c +++ b/src/pic/main.c @@ -21,7 +21,7 @@ static char _defaultRules[] = "" }; -/* list of key words used by msc51 */ +/* list of key words used by pic14 */ static char *_pic14_keywords[] = { "at", @@ -415,7 +415,7 @@ extern set *dataDirsSetSet; extern set *relFilesSet; extern set *linkOptionsSet; -static void _pic14_do_link () +static void _pic14_do_link (void) { hTab *linkValues=NULL; char lfrm[256]; diff --git a/support/regression/Makefile.in b/support/regression/Makefile.in index fc71b7f5..f2ee211a 100644 --- a/support/regression/Makefile.in +++ b/support/regression/Makefile.in @@ -87,6 +87,9 @@ test-gbz80: test-mcs51: $(MAKE) test-port PORT=mcs51 +test-mcs51-medium: + $(MAKE) test-port PORT=mcs51-medium + test-mcs51-large: $(MAKE) test-port PORT=mcs51-large diff --git a/support/regression/ports/mcs51-medium/spec.mk b/support/regression/ports/mcs51-medium/spec.mk new file mode 100644 index 00000000..cdc0b050 --- /dev/null +++ b/support/regression/ports/mcs51-medium/spec.mk @@ -0,0 +1,13 @@ +# Port specification for the mcs51 port running with uCsim +# +# model medium + +SDCCFLAGS +=--model-medium + +# copy support.c +$(PORTS_DIR)/$(PORT)/%.c: $(PORTS_DIR)/mcs51/%.c + cp $< $@ + +include $(PORTS_DIR)/mcs51/spec.mk + +LIBDIR = $(SDCC_DIR)/device/lib/build/medium -- 2.30.2