note about moving from LPC to an FTDI part

move R17 so continuity sense when the box is safed works right

capture some more (incomplete) data on off-board parts

fix the one quick-disconnect tab that was on the wrong side of the board

more connector notes

a few notes about connectors

capture last notes on v2p2 changes

layout updated with all changes in schematic, drc clean

forward annotate changes to PCB, swapping ADC inputs for routing, update docs

reconfigure schematic to use ADS8688 for all analog inputs, comparator safe/arm

document planned simplifications

forward annotate metadata changes, place second protection zener

fix connector metadata to make new pref parts tools work right

first stab at capturing info on some of the off-board parts needed

stash data sheet for strand burner filter

add a second zener on schematic to protect the pressure sensor input

forward annotate zener value change, update silk

use 5.6V zener, just enough to ensure ADC can hit rail

switch gain-setting resistor footprint for screw terminal strip

forward annotate changes and update layout

remove divider and jumper between load cell amp and ADC

fix 5V regulator by sampling output side of inductor, switch zener to 15V

use ADS8688

design complete?  route complete, drc clean

everything important routed and drc clean

snapshot of work in process

capture work in-flight on schematics

switch to actual pizero footprint on bottom of board

preliminary work on Pi 02W redesign capturing Pi connector location

more notes on switches, board geometry, etc

add another jumper location for rst_n, declare v1.1

change design to specify the non-plus version of Omega 2S module

change USB connector value to indicate vertical version for now

forward annotate cap value changes before hand loading first prototype

change 22uF 1206 caps to 47uF for parts availability reasons, should work fine

change I2C pullup resistor values to match HW Design Guide suggestions, add
notes about things I might or might not have right, update schematic text
block about HW reset (which we're not even connecting) not being reliable on
the Plus version parts with the current design.

add SOM sda/scl to daughter card header, tweak clearances to clear DRC errors

update copyright year

rationalize metadata, particularly capacitor footprints

just use LPC11U14 since the LPC11U12 we have are a different footprint

rename v_lipo to v_slab since we're using an SLA battery, not a LiPo

break out the i2c between LPC and SOM too, to ease debugging

add a 3-pin breakout for console serial between LPC and SOM

update ESD suppression note on schematic

improve power switch tab locations, makes more room for polarity FET

pcb updated to use push-push micro SD connector

move led_health to lpc11u12 so the last stacking connector pin can have a gpio

add a force-uboot jumper so we can re-flash SOM

update drill_top.gnumeric to reflect QuantiMotor v1p2 hole locations

replace ldo with switcher for 3.3V rail, lots of copper work

route complete except for stacking connector

resolved all refdes conflicts

rewind board artwork to 'wifi' version until schematic passes DRC

more schematic work

work in progress

additional wifi module connections keithp wants

a bunch of copper cleanups, silk improvements, etc

set divider resistor values to match what worked on first test stand

add resistor divider on INA125 output in case problem is min required load?

route complete .. needs review and copper improvement

work in progress .. route complete except stacking connector

work in progress

work in process, added wifi module

work in progress, finished connecting microSD socket

work in progress .. ADC updated, RGB LED for wifi

work in progress

starting conversion to QuantiStatic

more notes

capture thoughts about wifi transition

add zener to protect ADC load cell input

more notes

improve metadata, note about painting strands

captured some more thoughts on connectoring

update schematic metadata to use larger flash chip

add a serial number block to top silk

forward annotate netname information to pcb

update schematic to properly reflect unconnected SOC pins

document screw terminals for strand burner daughter card

put header back in exactly the right position

capture more thoughts about daughter cards, etc

route complete, drc clean, could use another visual pass?

modify header pinout to support strand burner daughter card

rationalize screw strip values in pref parts

getting there

40 pin header fully wired up

PC* all routed to header, drc clean

apparently have fixed the color errors

work in progress, two color errors I need to fix in the .lht file

update layer colors, lots of work done on routing

work in progress

work in progress .. 3.3V and GND apparently shorted somewhere?

move to smaller 16 MHz CPU crystal, start assigning pins

snapshot before editing .lht directly

lots of work on placement for revised and simplified design

change board to 3x3 inches, add 40-pin header for expansion, work on placement

add header for ADC spi channel to aid debugging

let attribs be automatically handled

notes on how this should evolve

change FET input series resistors to 1k

add a silk rectangle for serial number