+T 60700 57800 5 10 1 1 0 0 1
+netname=rx2
+}
+C 44700 59600 1 0 1 conn-2.sym
+{
+T 44195 60245 5 10 1 1 0 6 1
+refdes=J1
+T 44000 59400 5 10 1 1 0 0 1
+value=5VDC
+T 44700 59600 5 10 0 1 0 0 1
+footprint=100mil2pin
+T 44700 59600 5 10 0 1 0 0 1
+device=CONNECTOR
+T 44700 59600 5 10 0 1 0 0 1
+loadstatus=throughhole
+}
+C 44700 59400 1 0 0 gnd.sym
+N 44800 59700 44700 59700 4
+N 48800 52900 50100 52900 4
+{
+T 48800 53000 5 10 1 1 0 0 1
+netname=vga_pixels
+}
+N 48800 58900 50100 58900 4
+{
+T 48800 59000 5 10 1 1 0 0 1
+netname=vga_hsync
+}
+N 48800 52500 50100 52500 4
+{
+T 48800 52600 5 10 1 1 0 0 1
+netname=vga_vsync
+}
+N 59600 60100 61000 60100 4
+{
+T 60400 60200 5 10 1 1 0 0 1
+netname=cs_led
+}
+N 59600 56500 61000 56500 4
+{
+T 60200 56600 5 10 1 1 0 0 1
+netname=ps2_data
+}
+N 59600 56100 61000 56100 4
+{
+T 60300 56200 5 10 1 1 0 0 1
+netname=ps2_clk
+}
+C 44700 57700 1 0 1 conn-3.sym
+{
+T 44300 59000 5 10 1 1 0 6 1
+refdes=J8
+T 44700 57700 5 10 0 1 0 0 1
+footprint=100mil3pin
+T 44700 57700 5 10 0 1 0 0 1
+device=CONNECTOR
+T 44700 57700 5 10 0 1 0 0 1
+loadstatus=throughhole
+}
+N 44700 60100 45200 60100 4
+N 45200 60100 45200 58700 4
+N 45200 58700 44700 58700 4
+N 44700 57900 45200 57900 4
+N 45200 57900 45200 56900 4
+N 45200 56900 44700 56900 4
+N 44700 58300 45700 58300 4
+N 45700 58300 45700 58800 4
+N 48800 52100 50100 52100 4
+{
+T 48800 52200 5 10 1 1 0 0 1
+netname=tx1
+}
+N 48800 51700 50100 51700 4
+{
+T 48800 51800 5 10 1 1 0 0 1
+netname=rx1
+}
+C 59600 61600 1 0 0 nc-right.sym
+{
+T 59700 62100 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 62300 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 61200 1 0 0 nc-right.sym
+{
+T 59700 61700 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 61900 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 60800 1 0 0 nc-right.sym
+{
+T 59700 61300 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 61500 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 60400 1 0 0 nc-right.sym
+{
+T 59700 60900 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 61100 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 57200 1 0 0 nc-right.sym
+{
+T 59700 57700 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 57900 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 56800 1 0 0 nc-right.sym
+{
+T 59700 57300 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 57500 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 55600 1 0 0 nc-right.sym
+{
+T 59700 56100 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 56300 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+C 59600 55200 1 0 0 nc-right.sym
+{
+T 59700 55700 5 10 0 0 0 0 1
+value=NoConnection
+T 59700 55900 5 10 0 0 0 0 1
+device=DRC_Directive
+}
+N 50100 57700 48300 57700 4
+{
+T 48800 57800 5 10 1 1 0 0 1
+netname=vga_clock
+}
+N 48300 57700 48300 53300 4
+N 50100 53300 48300 53300 4
+N 50100 60500 47800 60500 4
+{
+T 48800 60600 5 10 1 1 0 0 1
+netname=vga_select