git.gag.com Git - debian/gnuradio/blob - usrp2/host/lib/usrp2_impl.cc

   1 /* -*- c++ -*- */
   2 /*
   3  * Copyright 2008,2009 Free Software Foundation, Inc.
   4  *
   5  * This program is free software: you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation, either version 3 of the License, or
   8  * (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  17  */
  18
  19 #ifdef HAVE_CONFIG_H
  20 #include <config.h>
  21 #endif
  22
  23 #include <usrp2/usrp2.h>
  24 #include <usrp2/tune_result.h>
  25 #include <usrp2/copiers.h>
  26 #include <gruel/inet.h>
  27 #include <usrp2_types.h>
  28 #include "usrp2_impl.h"
  29 #include "usrp2_thread.h"
  30 #include "eth_buffer.h"
  31 #include "pktfilter.h"
  32 #include "control.h"
  33 #include "ring.h"
  34 #include <stdexcept>
  35 #include <iostream>
  36 #include <stdio.h>
  37 #include <stddef.h>
  38 #include <assert.h>
  39 #include <string.h>
  40
  41 #define USRP2_IMPL_DEBUG 0
  42 #if USRP2_IMPL_DEBUG
  43 #define DEBUG_LOG(x) ::write(2, x, 1)
  44 #else
  45 #define DEBUG_LOG(x)
  46 #endif
  47
  48 static const int DEFAULT_RX_SCALE = 1024;
  49
  50 namespace usrp2 {
  51
  52   static const double DEF_CMD_TIMEOUT = 0.1;
  53
  54   std::string
  55   opcode_to_string(int opcode)
  56   {
  57     switch(opcode){
  58     case OP_EOP: return "OP_EOP";
  59     case OP_ID: return "OP_ID";
  60     case OP_ID_REPLY: return "OP_ID_REPLY";
  61     case OP_BURN_MAC_ADDR: return "OP_BURN_MAC_ADDR";
  62     case OP_READ_TIME: return "OP_READ_TIME";
  63     case OP_READ_TIME_REPLY: return "OP_READ_TIME_REPLY";
  64     case OP_CONFIG_RX_V2: return "OP_CONFIG_RX_V2";
  65     case OP_CONFIG_RX_REPLY_V2: return "OP_CONFIG_RX_REPLY_V2";
  66     case OP_CONFIG_TX_V2: return "OP_CONFIG_TX_V2";
  67     case OP_CONFIG_TX_REPLY_V2: return "OP_CONFIG_TX_REPLY_V2";
  68     case OP_START_RX_STREAMING: return "OP_START_RX_STREAMING";
  69     case OP_STOP_RX: return "OP_STOP_RX";
  70     case OP_CONFIG_MIMO: return "OP_CONFIG_MIMO";
  71     case OP_DBOARD_INFO: return "OP_DBOARD_INFO";
  72     case OP_DBOARD_INFO_REPLY: return "OP_DBOARD_INFO_REPLY";
  73     case OP_SYNC_TO_PPS: return "OP_SYNC_TO_PPS";
  74     case OP_PEEK: return "OP_PEEK";
  75     case OP_PEEK_REPLY: return "OP_PEEK_REPLY";
  76     case OP_SET_TX_LO_OFFSET: return "OP_SET_TX_LO_OFFSET";
  77     case OP_SET_TX_LO_OFFSET_REPLY: return "OP_SET_TX_LO_OFFSET_REPLY";
  78     case OP_SET_RX_LO_OFFSET: return "OP_SET_RX_LO_OFFSET";
  79     case OP_SET_RX_LO_OFFSET_REPLY: return "OP_SET_RX_LO_OFFSET_REPLY";
  80     case OP_SYNC_EVERY_PPS: return "OP_SYNC_EVERY_PPS";
  81     case OP_SYNC_EVERY_PPS_REPLY: return "OP_SYNC_EVERY_PPS_REPLY";
  82
  83     default:
  84       char buf[64];
  85       snprintf(buf, sizeof(buf), "<unknown opcode: %d>", opcode);
  86       return buf;
  87     }
  88   }
  89
  90
  91   /*!
  92    * \param p points to fixed header
  93    * \param payload_len_in_bytes is length of the fixed hdr and the payload
  94    * \param[out] items is set to point to the first uint32 item in the payload
  95    * \param[out] nitems is set to the number of uint32 items in the payload
  96    * \param[out] md is filled in with the parsed metadata from the frame.
  97    */
  98   static bool
  99   parse_rx_metadata(void *p, size_t payload_len_in_bytes,
 100                     uint32_t **items, size_t *nitems_in_uint32s, rx_metadata *md)
 101   {
 102     if (payload_len_in_bytes < sizeof(u2_fixed_hdr_t))  // invalid format
 103       return false;
 104
 105     // FIXME deal with the fact that (p % 4) == 2
 106     //assert((((uintptr_t) p) % 4) == 0);               // must be 4-byte aligned
 107
 108     u2_fixed_hdr_t *fh = static_cast<u2_fixed_hdr_t *>(p);
 109
 110     // FIXME unaligned loads!
 111     md->word0 = u2p_word0(fh);
 112     md->timestamp = u2p_timestamp(fh);
 113
 114     // FIXME when we've got more info
 115     // md->start_of_burst = (md->word0 & XXX) != 0;
 116     // md->end_of_burst =   (md->word0 & XXX) != 0;
 117     // md->rx_overrun =     (md->word0 & XXX) != 0;
 118     md->start_of_burst = 0;
 119     md->end_of_burst =   0;
 120     md->rx_overrun =     0;
 121
 122     *items = (uint32_t *)(&fh[1]);
 123     size_t nbytes = payload_len_in_bytes - sizeof(u2_fixed_hdr_t);
 124     assert((nbytes % sizeof(uint32_t)) == 0);
 125     *nitems_in_uint32s = nbytes / sizeof(uint32_t);
 126
 127     return true;
 128   }
 129
 130
 131   usrp2::impl::impl(const std::string &ifc, props *p, size_t rx_bufsize)
 132     : d_eth_buf(new eth_buffer(rx_bufsize)), d_interface_name(ifc), d_pf(0), d_bg_thread(0),
 133       d_bg_running(false), d_rx_seqno(-1), d_tx_seqno(0), d_next_rid(0),
 134       d_num_rx_frames(0), d_num_rx_missing(0), d_num_rx_overruns(0), d_num_rx_bytes(0),
 135       d_num_enqueued(0), d_enqueued_mutex(), d_bg_pending_cond(&d_enqueued_mutex),
 136       d_channel_rings(NCHANS), d_tx_interp(0), d_rx_decim(0)
 137   {
 138     if (!d_eth_buf->open(ifc, htons(U2_ETHERTYPE)))
 139       throw std::runtime_error("Unable to register USRP2 protocol");
 140
 141     d_addr = p->addr;
 142
 143     // Create a packet filter for U2_ETHERTYPE packets sourced from target USRP2
 144     u2_mac_addr_t usrp_mac;
 145     parse_mac_addr(d_addr, &usrp_mac);
 146     d_pf = pktfilter::make_ethertype_inbound_target(U2_ETHERTYPE, (const unsigned char*)&(usrp_mac.addr));
 147     if (!d_pf || !d_eth_buf->attach_pktfilter(d_pf))
 148       throw std::runtime_error("Unable to attach packet filter.");
 149
 150     if (USRP2_IMPL_DEBUG)
 151       std::cerr << "usrp2 constructor: using USRP2 at " << d_addr << std::endl;
 152
 153     memset(d_pending_replies, 0, sizeof(d_pending_replies));
 154
 155     d_bg_thread = new usrp2_thread(this);
 156     d_bg_thread->start();
 157
 158     // In case the USRP2 was left streaming RX
 159     // FIXME: only one channel right now
 160     stop_rx_streaming(0);
 161
 162     if (!dboard_info())         // we're hosed
 163       throw std::runtime_error("Unable to retrieve daughterboard info");
 164
 165     if (0){
 166       int dbid;
 167
 168       tx_daughterboard_id(&dbid);
 169       fprintf(stderr, "Tx dboard 0x%x\n", dbid);
 170       fprintf(stderr, "  freq_min = %g\n", tx_freq_min());
 171       fprintf(stderr, "  freq_max = %g\n", tx_freq_max());
 172       fprintf(stderr, "  gain_min = %g\n", tx_gain_min());
 173       fprintf(stderr, "  gain_max = %g\n", tx_gain_max());
 174       fprintf(stderr, "  gain_db_per_step = %g\n", tx_gain_db_per_step());
 175
 176       rx_daughterboard_id(&dbid);
 177       fprintf(stderr, "Rx dboard 0x%x\n", dbid);
 178       fprintf(stderr, "  freq_min = %g\n", rx_freq_min());
 179       fprintf(stderr, "  freq_max = %g\n", rx_freq_max());
 180       fprintf(stderr, "  gain_min = %g\n", rx_gain_min());
 181       fprintf(stderr, "  gain_max = %g\n", rx_gain_max());
 182       fprintf(stderr, "  gain_db_per_step = %g\n", rx_gain_db_per_step());
 183     }
 184
 185     // Ensure any custom values in hardware are cleared
 186     if (!reset_db())
 187       std::cerr << "usrp2::ctor reset_db failed\n";
 188
 189     // default gains to mid point
 190     if (!set_tx_gain((tx_gain_min() + tx_gain_max()) / 2))
 191       std::cerr << "usrp2::ctor set_tx_gain failed\n";
 192
 193     if (!set_rx_gain((rx_gain_min() + rx_gain_max()) / 2))
 194       std::cerr << "usrp2::ctor set_rx_gain failed\n";
 195
 196     // default interp and decim
 197     if (!set_tx_interp(12))
 198       std::cerr << "usrp2::ctor set_tx_interp failed\n";
 199
 200     if (!set_rx_decim(12))
 201       std::cerr << "usrp2::ctor set_rx_decim failed\n";
 202
 203     // set workable defaults for scaling
 204     if (!set_rx_scale_iq(DEFAULT_RX_SCALE, DEFAULT_RX_SCALE))
 205       std::cerr << "usrp2::ctor set_rx_scale_iq failed\n";
 206   }
 207
 208   usrp2::impl::~impl()
 209   {
 210     stop_bg();
 211     d_bg_thread = 0; // thread class deletes itself
 212     delete d_pf;
 213     d_eth_buf->close();
 214     delete d_eth_buf;
 215
 216     if (USRP2_IMPL_DEBUG) {
 217       std::cerr << std::endl
 218                 << "usrp2 destructor: received " << d_num_rx_frames
 219                 << " frames, with " << d_num_rx_missing << " lost ("
 220                 << (d_num_rx_frames == 0 ? 0 : (int)(100.0*d_num_rx_missing/d_num_rx_frames))
 221                 << "%), totaling " << d_num_rx_bytes
 222                 << " bytes" << std::endl;
 223     }
 224   }
 225
 226   bool
 227   usrp2::impl::parse_mac_addr(const std::string &s, u2_mac_addr_t *p)
 228   {
 229     p->addr[0] = 0x00;          // Matt's IAB
 230     p->addr[1] = 0x50;
 231     p->addr[2] = 0xC2;
 232     p->addr[3] = 0x85;
 233     p->addr[4] = 0x30;
 234     p->addr[5] = 0x00;
 235
 236     int len = s.size();
 237
 238     switch (len){
 239
 240     case 5:
 241       return sscanf(s.c_str(), "%hhx:%hhx", &p->addr[4], &p->addr[5]) == 2;
 242
 243     case 17:
 244       return sscanf(s.c_str(), "%hhx:%hhx:%hhx:%hhx:%hhx:%hhx",
 245                     &p->addr[0], &p->addr[1], &p->addr[2],
 246                     &p->addr[3], &p->addr[4], &p->addr[5]) == 6;
 247     default:
 248       return false;
 249     }
 250   }
 251
 252   void
 253   usrp2::impl::init_et_hdrs(u2_eth_packet_t *p, const std::string &dst)
 254   {
 255     p->ehdr.ethertype = htons(U2_ETHERTYPE);
 256     parse_mac_addr(dst, &p->ehdr.dst);
 257     memcpy(&p->ehdr.src, d_eth_buf->mac(), 6);
 258     p->thdr.flags = 0; // FIXME transport header values?
 259     p->thdr.seqno = d_tx_seqno++;
 260     p->thdr.ack = 0;
 261   }
 262
 263   void
 264   usrp2::impl::init_etf_hdrs(u2_eth_packet_t *p, const std::string &dst,
 265                              int word0_flags, int chan, uint32_t timestamp)
 266   {
 267     init_et_hdrs(p, dst);
 268     u2p_set_word0(&p->fixed, word0_flags, chan);
 269     u2p_set_timestamp(&p->fixed, timestamp);
 270
 271     if (chan == CONTROL_CHAN) { // no sequence numbers, back it out
 272       p->thdr.seqno = 0;
 273       d_tx_seqno--;
 274     }
 275   }
 276
 277   void
 278   usrp2::impl::init_config_rx_v2_cmd(op_config_rx_v2_cmd *cmd)
 279   {
 280     memset(cmd, 0, sizeof(*cmd));
 281     init_etf_hdrs(&cmd->h, d_addr, 0, CONTROL_CHAN, -1);
 282     cmd->op.opcode = OP_CONFIG_RX_V2;
 283     cmd->op.len = sizeof(cmd->op);
 284     cmd->op.rid = d_next_rid++;
 285     cmd->eop.opcode = OP_EOP;
 286     cmd->eop.len = sizeof(cmd->eop);
 287   }
 288
 289   void
 290   usrp2::impl::init_config_tx_v2_cmd(op_config_tx_v2_cmd *cmd)
 291   {
 292     memset(cmd, 0, sizeof(*cmd));
 293     init_etf_hdrs(&cmd->h, d_addr, 0, CONTROL_CHAN, -1);
 294     cmd->op.opcode = OP_CONFIG_TX_V2;
 295     cmd->op.len = sizeof(cmd->op);
 296     cmd->op.rid = d_next_rid++;
 297     cmd->eop.opcode = OP_EOP;
 298     cmd->eop.len = sizeof(cmd->eop);
 299   }
 300
 301
 302   bool
 303   usrp2::impl::transmit_cmd(void *cmd, size_t len)
 304   {
 305     return d_eth_buf->tx_frame(cmd, len) == eth_buffer::EB_OK;
 306   }
 307
 308   bool
 309   usrp2::impl::transmit_cmd_and_wait(void *cmd, size_t len, pending_reply *p, double secs)
 310   {
 311     d_pending_replies[p->rid()] = p;
 312
 313     if (!transmit_cmd(cmd, len)){
 314       d_pending_replies[p->rid()] = 0;
 315       return false;
 316     }
 317
 318     int res = p->wait_for_completion(secs);
 319     d_pending_replies[p->rid()] = 0;
 320     return res == 1;
 321   }
 322
 323   // ----------------------------------------------------------------
 324   //        Background loop: received packet demuxing
 325   // ----------------------------------------------------------------
 326
 327   void
 328   usrp2::impl::stop_bg()
 329   {
 330     d_bg_running = false;
 331     d_bg_pending_cond.signal();
 332
 333     void *dummy_status;
 334     d_bg_thread->join(&dummy_status);
 335   }
 336
 337   void
 338   usrp2::impl::bg_loop()
 339   {
 340     d_bg_running = true;
 341     while(d_bg_running) {
 342       DEBUG_LOG(":");
 343       // Receive available frames from ethernet buffer.  Handler will
 344       // process control frames, enqueue data packets in channel
 345       // rings, and signal blocked API threads
 346       int res = d_eth_buf->rx_frames(this, 100); // FIXME magic timeout
 347       if (res == eth_buffer::EB_ERROR)
 348         break;
 349
 350       // Wait for user API thread(s) to process all enqueued packets.
 351       // The channel ring thread that decrements d_num_enqueued to zero
 352       // will signal this thread to continue.
 353       {
 354         omni_mutex_lock l(d_enqueued_mutex);
 355         while(d_num_enqueued > 0 && d_bg_running)
 356           d_bg_pending_cond.wait();
 357       }
 358     }
 359     d_bg_running = false;
 360   }
 361
 362   //
 363   // passed to eth_buffer::rx_frames
 364   //
 365   data_handler::result
 366   usrp2::impl::operator()(const void *base, size_t len)
 367   {
 368     u2_eth_samples_t *pkt = (u2_eth_samples_t *)base;
 369
 370     // FIXME unaligned load!
 371     int chan = u2p_chan(&pkt->hdrs.fixed);
 372
 373     if (chan == CONTROL_CHAN) {         // control packets
 374       DEBUG_LOG("c");
 375       return handle_control_packet(base, len);
 376     }
 377     else {                              // data packets
 378       return handle_data_packet(base, len);
 379     }
 380
 381     // not reached
 382   }
 383
 384   data_handler::result
 385   usrp2::impl::handle_control_packet(const void *base, size_t len)
 386   {
 387     // point to beginning of payload (subpackets)
 388     unsigned char *p = (unsigned char *)base + sizeof(u2_eth_packet_t);
 389
 390     // FIXME (p % 4) == 2.  Not good.  Must watch for unaligned loads.
 391
 392     // FIXME iterate over payload, handling more than a single subpacket.
 393
 394     int opcode = p[0];
 395     unsigned int oplen = p[1];
 396     unsigned int rid = p[2];
 397
 398     pending_reply *rp = d_pending_replies[rid];
 399     if (rp) {
 400       unsigned int buflen = rp->len();
 401       if (oplen != buflen) {
 402         std::cerr << "usrp2: mismatched command reply length (expected: "
 403                   << buflen << " got: " << oplen << "). "
 404                   << "op = " << opcode_to_string(opcode) << std::endl;
 405       }
 406
 407       // Copy reply into caller's buffer
 408       memcpy(rp->buffer(), p, std::min(oplen, buflen));
 409       rp->notify_completion();
 410       d_pending_replies[rid] = 0;
 411       return data_handler::RELEASE;
 412     }
 413
 414     // TODO: handle unsolicited, USRP2 initiated, or late replies
 415     DEBUG_LOG("l");
 416     return data_handler::RELEASE;
 417   }
 418
 419   data_handler::result
 420   usrp2::impl::handle_data_packet(const void *base, size_t len)
 421   {
 422     u2_eth_samples_t *pkt = (u2_eth_samples_t *)base;
 423     d_num_rx_frames++;
 424     d_num_rx_bytes += len;
 425
 426     /* --- FIXME start of fake transport layer handler --- */
 427
 428     if (d_rx_seqno != -1) {
 429       int expected_seqno = (d_rx_seqno + 1) & 0xFF;
 430       int seqno = pkt->hdrs.thdr.seqno;
 431
 432       if (seqno != expected_seqno) {
 433         ::write(2, "S", 1); // missing sequence number
 434         int missing = seqno - expected_seqno;
 435         if (missing < 0)
 436           missing += 256;
 437
 438         d_num_rx_overruns++;
 439         d_num_rx_missing += missing;
 440       }
 441     }
 442
 443     d_rx_seqno = pkt->hdrs.thdr.seqno;
 444
 445     /* --- end of fake transport layer handler --- */
 446
 447     // FIXME unaligned load!
 448     unsigned int chan = u2p_chan(&pkt->hdrs.fixed);
 449
 450     {
 451       omni_mutex_lock l(d_channel_rings_mutex);
 452
 453       if (!d_channel_rings[chan]) {
 454         DEBUG_LOG("!");
 455         return data_handler::RELEASE;   // discard packet, no channel handler
 456       }
 457
 458       // Strip off ethernet header and transport header and enqueue the rest
 459
 460       size_t offset = offsetof(u2_eth_samples_t, hdrs.fixed);
 461       if (d_channel_rings[chan]->enqueue(&pkt->hdrs.fixed, len-offset)) {
 462         inc_enqueued();
 463         DEBUG_LOG("+");
 464         return data_handler::KEEP;      // channel ring runner will mark frame done
 465       }
 466       else {
 467         DEBUG_LOG("!");
 468         return data_handler::RELEASE;   // discard, no room in channel ring
 469       }
 470       return data_handler::RELEASE;
 471     }
 472   }
 473
 474
 475   // ----------------------------------------------------------------
 476   //                           Receive
 477   // ----------------------------------------------------------------
 478
 479   bool
 480   usrp2::impl::set_rx_gain(double gain)
 481   {
 482     op_config_rx_v2_cmd cmd;
 483     op_config_rx_reply_v2_t reply;
 484
 485     init_config_rx_v2_cmd(&cmd);
 486     cmd.op.valid = htons(CFGV_GAIN);
 487     cmd.op.gain = htons(u2_double_to_fxpt_gain(gain));
 488
 489     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 490     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 491       return false;
 492
 493     bool success = (ntohx(reply.ok) == 1);
 494     return success;
 495   }
 496
 497   bool
 498   usrp2::impl::set_rx_lo_offset(double frequency)
 499   {
 500     op_freq_cmd cmd;
 501     op_generic_t reply;
 502
 503     memset(&cmd, 0, sizeof(cmd));
 504     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
 505     cmd.op.opcode = OP_SET_RX_LO_OFFSET;
 506     cmd.op.len = sizeof(cmd.op);
 507     cmd.op.rid = d_next_rid++;
 508
 509     u2_fxpt_freq_t fxpt = u2_double_to_fxpt_freq(frequency);
 510     cmd.op.freq_hi = htonl(u2_fxpt_freq_hi(fxpt));
 511     cmd.op.freq_lo = htonl(u2_fxpt_freq_lo(fxpt));
 512
 513     cmd.eop.opcode = OP_EOP;
 514     cmd.eop.len = sizeof(cmd.eop);
 515
 516     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 517     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 518       return false;
 519
 520     bool success = (ntohx(reply.ok) == 1);
 521     return success;
 522   }
 523
 524   bool
 525   usrp2::impl::set_rx_center_freq(double frequency, tune_result *result)
 526   {
 527     op_config_rx_v2_cmd cmd;
 528     op_config_rx_reply_v2_t reply;
 529
 530     init_config_rx_v2_cmd(&cmd);
 531     cmd.op.valid = htons(CFGV_FREQ);
 532     u2_fxpt_freq_t fxpt = u2_double_to_fxpt_freq(frequency);
 533     cmd.op.freq_hi = htonl(u2_fxpt_freq_hi(fxpt));
 534     cmd.op.freq_lo = htonl(u2_fxpt_freq_lo(fxpt));
 535
 536     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 537     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 538       return false;
 539
 540     bool success = (ntohx(reply.ok) == 1);
 541     if (result && success) {
 542       result->baseband_freq =
 543         u2_fxpt_freq_to_double(
 544           u2_fxpt_freq_from_hilo(ntohl(reply.baseband_freq_hi),
 545                                  ntohl(reply.baseband_freq_lo)));
 546
 547       result->dxc_freq =
 548         u2_fxpt_freq_to_double(
 549           u2_fxpt_freq_from_hilo(ntohl(reply.ddc_freq_hi),
 550                                  ntohl(reply.ddc_freq_lo)));
 551
 552       result->residual_freq =
 553         u2_fxpt_freq_to_double(
 554          u2_fxpt_freq_from_hilo(ntohl(reply.residual_freq_hi),
 555                                 ntohl(reply.residual_freq_lo)));
 556
 557       result->spectrum_inverted = (bool)(ntohx(reply.inverted) == 1);
 558     }
 559
 560     return success;
 561   }
 562
 563   bool
 564   usrp2::impl::set_rx_decim(int decimation_factor)
 565   {
 566     op_config_rx_v2_cmd cmd;
 567     op_config_rx_reply_v2_t reply;
 568
 569     init_config_rx_v2_cmd(&cmd);
 570     cmd.op.valid = htons(CFGV_INTERP_DECIM);
 571     cmd.op.decim = htonl(decimation_factor);
 572
 573     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 574     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 575       return false;
 576
 577     bool success = (ntohx(reply.ok) == 1);
 578     if (success)
 579       d_rx_decim = decimation_factor;
 580     return success;
 581   }
 582
 583   bool
 584   usrp2::impl::set_rx_scale_iq(int scale_i, int scale_q)
 585   {
 586     op_config_rx_v2_cmd cmd;
 587     op_config_rx_reply_v2_t reply;
 588
 589     init_config_rx_v2_cmd(&cmd);
 590     cmd.op.valid = htons(CFGV_SCALE_IQ);
 591     cmd.op.scale_iq = htonl(((scale_i & 0xffff) << 16) | (scale_q & 0xffff));
 592
 593     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 594     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 595       return false;
 596
 597     bool success = (ntohx(reply.ok) == 1);
 598     return success;
 599   }
 600
 601   bool
 602   usrp2::impl::start_rx_streaming(unsigned int channel, unsigned int items_per_frame)
 603   {
 604     if (channel > MAX_CHAN) {
 605       std::cerr << "usrp2: invalid channel number (" << channel
 606                 << ")" << std::endl;
 607       return false;
 608     }
 609
 610     if (channel > 0) { // until firmware supports multiple streams
 611       std::cerr << "usrp2: channel " << channel
 612                 << " not implemented" << std::endl;
 613       return false;
 614     }
 615
 616     {
 617       omni_mutex_lock l(d_channel_rings_mutex);
 618       if (d_channel_rings[channel]) {
 619         std::cerr << "usrp2: channel " << channel
 620                   << " already streaming" << std::endl;
 621         return false;
 622       }
 623
 624       if (items_per_frame == 0)
 625         items_per_frame = U2_MAX_SAMPLES;               // minimize overhead
 626
 627       op_start_rx_streaming_cmd cmd;
 628       op_generic_t reply;
 629
 630       memset(&cmd, 0, sizeof(cmd));
 631       init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
 632       cmd.op.opcode = OP_START_RX_STREAMING;
 633       cmd.op.len = sizeof(cmd.op);
 634       cmd.op.rid = d_next_rid++;
 635       cmd.op.items_per_frame = htonl(items_per_frame);
 636       cmd.eop.opcode = OP_EOP;
 637       cmd.eop.len = sizeof(cmd.eop);
 638
 639       bool success = false;
 640       pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 641       success = transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT);
 642       success = success && (ntohx(reply.ok) == 1);
 643
 644       if (success)
 645         d_channel_rings[channel] = ring_sptr(new ring(d_eth_buf->max_frames()));
 646
 647       //fprintf(stderr, "usrp2::start_rx_streaming: success = %d\n", success);
 648       return success;
 649     }
 650   }
 651
 652   bool
 653   usrp2::impl::stop_rx_streaming(unsigned int channel)
 654   {
 655     if (channel > MAX_CHAN) {
 656       std::cerr << "usrp2: invalid channel number (" << channel
 657                 << ")" << std::endl;
 658       return false;
 659     }
 660
 661     if (channel > 0) { // until firmware supports multiple streams
 662       std::cerr << "usrp2: channel " << channel
 663                 << " not implemented" << std::endl;
 664       return false;
 665     }
 666
 667     op_stop_rx_cmd cmd;
 668     op_generic_t reply;
 669
 670     {
 671       omni_mutex_lock l(d_channel_rings_mutex);
 672
 673       memset(&cmd, 0, sizeof(cmd));
 674       init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
 675       cmd.op.opcode = OP_STOP_RX;
 676       cmd.op.len = sizeof(cmd.op);
 677       cmd.op.rid = d_next_rid++;
 678       cmd.eop.opcode = OP_EOP;
 679       cmd.eop.len = sizeof(cmd.eop);
 680
 681       bool success = false;
 682       pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 683       success = transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, 10 * DEF_CMD_TIMEOUT);
 684       success = success && (ntohx(reply.ok) == 1);
 685       d_channel_rings[channel].reset();
 686       //fprintf(stderr, "usrp2::stop_rx_streaming:  success = %d\n", success);
 687       return success;
 688     }
 689   }
 690
 691   bool
 692   usrp2::impl::rx_samples(unsigned int channel, rx_sample_handler *handler)
 693   {
 694     if (channel > MAX_CHAN) {
 695       std::cerr << "usrp2: invalid channel (" << channel
 696                 << " )" << std::endl;
 697       return false;
 698     }
 699
 700     if (channel > 0) {
 701       std::cerr << "usrp2: channel " << channel
 702                 << " not implemented" << std::endl;
 703       return false;
 704     }
 705
 706     ring_sptr rp = d_channel_rings[channel];
 707     if (!rp){
 708       std::cerr << "usrp2: channel " << channel
 709                 << " not receiving" << std::endl;
 710       return false;
 711     }
 712
 713     // Wait for frames available in channel ring
 714     DEBUG_LOG("W");
 715     rp->wait_for_not_empty();
 716     DEBUG_LOG("s");
 717
 718     // Iterate through frames and present to user
 719     void *p;
 720     size_t frame_len_in_bytes;
 721     while (rp->dequeue(&p, &frame_len_in_bytes)) {
 722       uint32_t         *items;                  // points to beginning of data items
 723       size_t            nitems_in_uint32s;
 724       rx_metadata       md;
 725       if (!parse_rx_metadata(p, frame_len_in_bytes, &items, &nitems_in_uint32s, &md))
 726         return false;
 727
 728       bool want_more = (*handler)(items, nitems_in_uint32s, &md);
 729       d_eth_buf->release_frame(p);
 730       DEBUG_LOG("-");
 731       dec_enqueued();
 732
 733       if (!want_more)
 734         break;
 735     }
 736     return true;
 737   }
 738
 739   // ----------------------------------------------------------------
 740   //                            Transmit
 741   // ----------------------------------------------------------------
 742
 743   bool
 744   usrp2::impl::set_tx_gain(double gain)
 745   {
 746     op_config_tx_v2_cmd cmd;
 747     op_config_tx_reply_v2_t reply;
 748
 749     init_config_tx_v2_cmd(&cmd);
 750     cmd.op.valid = htons(CFGV_GAIN);
 751     cmd.op.gain = htons(u2_double_to_fxpt_gain(gain));
 752
 753     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 754     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 755       return false;
 756
 757     bool success = (ntohx(reply.ok) == 1);
 758     return success;
 759   }
 760
 761   bool
 762   usrp2::impl::set_tx_lo_offset(double frequency)
 763   {
 764     op_freq_cmd cmd;
 765     op_generic_t reply;
 766
 767     memset(&cmd, 0, sizeof(cmd));
 768     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
 769     cmd.op.opcode = OP_SET_TX_LO_OFFSET;
 770     cmd.op.len = sizeof(cmd.op);
 771     cmd.op.rid = d_next_rid++;
 772
 773     u2_fxpt_freq_t fxpt = u2_double_to_fxpt_freq(frequency);
 774     cmd.op.freq_hi = htonl(u2_fxpt_freq_hi(fxpt));
 775     cmd.op.freq_lo = htonl(u2_fxpt_freq_lo(fxpt));
 776
 777     cmd.eop.opcode = OP_EOP;
 778     cmd.eop.len = sizeof(cmd.eop);
 779
 780     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 781     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 782       return false;
 783
 784     bool success = (ntohx(reply.ok) == 1);
 785     return success;
 786   }
 787
 788   bool
 789   usrp2::impl::set_tx_center_freq(double frequency, tune_result *result)
 790   {
 791     op_config_tx_v2_cmd cmd;
 792     op_config_tx_reply_v2_t reply;
 793
 794     init_config_tx_v2_cmd(&cmd);
 795     cmd.op.valid = htons(CFGV_FREQ);
 796     u2_fxpt_freq_t fxpt = u2_double_to_fxpt_freq(frequency);
 797     cmd.op.freq_hi = htonl(u2_fxpt_freq_hi(fxpt));
 798     cmd.op.freq_lo = htonl(u2_fxpt_freq_lo(fxpt));
 799
 800     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 801     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 802       return false;
 803
 804     bool success = (ntohx(reply.ok) == 1);
 805     if (result && success) {
 806       result->baseband_freq =
 807         u2_fxpt_freq_to_double(
 808           u2_fxpt_freq_from_hilo(ntohl(reply.baseband_freq_hi),
 809                                  ntohl(reply.baseband_freq_lo)));
 810
 811       result->dxc_freq =
 812         u2_fxpt_freq_to_double(
 813           u2_fxpt_freq_from_hilo(ntohl(reply.duc_freq_hi),
 814                                  ntohl(reply.duc_freq_lo)));
 815
 816       result->residual_freq =
 817         u2_fxpt_freq_to_double(
 818          u2_fxpt_freq_from_hilo(ntohl(reply.residual_freq_hi),
 819                                 ntohl(reply.residual_freq_lo)));
 820
 821       result->spectrum_inverted = (bool)(ntohx(reply.inverted) == 1);
 822     }
 823
 824     return success;
 825   }
 826
 827   bool
 828   usrp2::impl::set_tx_interp(int interpolation_factor)
 829   {
 830     op_config_tx_v2_cmd cmd;
 831     op_config_tx_reply_v2_t reply;
 832
 833     init_config_tx_v2_cmd(&cmd);
 834     cmd.op.valid = htons(CFGV_INTERP_DECIM);
 835     cmd.op.interp = htonl(interpolation_factor);
 836
 837     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 838     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 839       return false;
 840
 841     bool success = (ntohx(reply.ok) == 1);
 842     if (success) {
 843       d_tx_interp = interpolation_factor;
 844
 845       // Auto-set TX scaling based on interpolation rate
 846       int scale_i, scale_q;
 847       default_tx_scale_iq(d_tx_interp, &scale_i, &scale_q);
 848       return set_tx_scale_iq(scale_i, scale_q);
 849     }
 850
 851     return success;
 852   }
 853
 854   void
 855   usrp2::impl::default_tx_scale_iq(int interpolation_factor, int *scale_i, int *scale_q)
 856   {
 857     // Calculate CIC interpolation (i.e., without halfband interpolators)
 858     int i = interpolation_factor;
 859     if (i > 128)
 860       i = i >> 1;
 861     if (i > 128)
 862       i = i >> 1;
 863
 864     // Calculate dsp_core_tx gain absent scale multipliers
 865     float gain = (1.65*i*i*i)/(4096*pow(2, ceil(log2(i*i*i))));
 866
 867     // Calculate closest multiplier constant to reverse gain
 868     int scale = (int)rint(1.0/gain);
 869     // fprintf(stderr, "if=%i i=%i gain=%f scale=%i\n", interpolation_factor, i, gain, scale);
 870
 871     // Both I and Q are identical in this case
 872     if (scale_i)
 873       *scale_i = scale;
 874     if (scale_q)
 875       *scale_q = scale;
 876   }
 877
 878   bool
 879   usrp2::impl::set_tx_scale_iq(int scale_i, int scale_q)
 880   {
 881     op_config_tx_v2_cmd cmd;
 882     op_config_tx_reply_v2_t reply;
 883
 884     init_config_tx_v2_cmd(&cmd);
 885     cmd.op.valid = htons(CFGV_SCALE_IQ);
 886     cmd.op.scale_iq = htonl(((scale_i & 0xffff) << 16) | (scale_q & 0xffff));
 887
 888     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
 889     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
 890       return false;
 891
 892     bool success = (ntohx(reply.ok) == 1);
 893     return success;
 894   }
 895
 896   bool
 897   usrp2::impl::tx_32fc(unsigned int channel,
 898                        const std::complex<float> *samples,
 899                        size_t nsamples,
 900                        const tx_metadata *metadata)
 901   {
 902     uint32_t items[nsamples];
 903     copy_host_32fc_to_u2_16sc(nsamples, samples, items);
 904     return tx_raw(channel, items, nsamples, metadata);
 905   }
 906
 907   bool
 908   usrp2::impl::tx_16sc(unsigned int channel,
 909                        const std::complex<int16_t> *samples,
 910                        size_t nsamples,
 911                        const tx_metadata *metadata)
 912   {
 913 #ifdef WORDS_BIGENDIAN
 914
 915     // Already binary equivalent to 16-bit I/Q on the wire.
 916     // No conversion required.
 917
 918     assert(sizeof(samples[0]) == sizeof(uint32_t));
 919     return tx_raw(channel, (const uint32_t *) samples, nsamples, metadata);
 920
 921 #else
 922
 923     uint32_t items[nsamples];
 924     copy_host_16sc_to_u2_16sc(nsamples, samples, items);
 925     return tx_raw(channel, items, nsamples, metadata);
 926
 927 #endif
 928   }
 929
 930   bool
 931   usrp2::impl::tx_raw(unsigned int channel,
 932                       const uint32_t *items,
 933                       size_t nitems,
 934                       const tx_metadata *metadata)
 935   {
 936     if (nitems == 0)
 937       return true;
 938
 939     // FIXME can't deal with nitems < U2_MIN_SAMPLES (will be fixed in VRT)
 940     // FIXME need to check the MTU instead of assuming 1500 bytes
 941
 942     // fragment as necessary then fire away
 943
 944     size_t nframes = (nitems + U2_MAX_SAMPLES - 1) / U2_MAX_SAMPLES;
 945     size_t last_frame = nframes - 1;
 946     u2_eth_packet_t     hdrs;
 947
 948     size_t n = 0;
 949     for (size_t fn = 0; fn < nframes; fn++){
 950       uint32_t timestamp = 0;
 951       uint32_t flags = 0;
 952
 953       if (fn == 0){
 954         timestamp = metadata->timestamp;
 955         if (metadata->send_now)
 956           flags |= U2P_TX_IMMEDIATE;
 957         if (metadata->start_of_burst)
 958           flags |= U2P_TX_START_OF_BURST;
 959       }
 960       if (fn > 0){
 961         flags |= U2P_TX_IMMEDIATE;
 962       }
 963       if (fn == last_frame){
 964         if (metadata->end_of_burst)
 965           flags |= U2P_TX_END_OF_BURST;
 966       }
 967
 968       init_etf_hdrs(&hdrs, d_addr, flags, channel, timestamp);
 969
 970       // Avoid short packet by splitting last two packets if reqd
 971       size_t i;
 972       if ((nitems - n) > U2_MAX_SAMPLES && (nitems - n) < (U2_MAX_SAMPLES + U2_MIN_SAMPLES))
 973         i = (nitems - n) / 2;
 974       else
 975         i = std::min((size_t) U2_MAX_SAMPLES, nitems - n);
 976
 977       eth_iovec iov[2];
 978       iov[0].iov_base = &hdrs;
 979       iov[0].iov_len = sizeof(hdrs);
 980       iov[1].iov_base = const_cast<uint32_t *>(&items[n]);
 981       iov[1].iov_len = i * sizeof(uint32_t);
 982
 983       size_t total = iov[0].iov_len + iov[1].iov_len;
 984       if (total < 64)
 985         fprintf(stderr, "usrp2::tx_raw: FIXME: short packet: %zd items (%zd bytes)\n", i, total);
 986
 987       if (d_eth_buf->tx_framev(iov, 2) != eth_buffer::EB_OK){
 988         return false;
 989       }
 990
 991       n += i;
 992     }
 993
 994     return true;
 995   }
 996
 997   // ----------------------------------------------------------------
 998   //                       misc commands
 999   // ----------------------------------------------------------------
1000
1001   bool
1002   usrp2::impl::config_mimo(int flags)
1003   {
1004     op_config_mimo_cmd cmd;
1005     op_generic_t reply;
1006
1007     memset(&cmd, 0, sizeof(cmd));
1008     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1009     cmd.op.opcode = OP_CONFIG_MIMO;
1010     cmd.op.len = sizeof(cmd.op);
1011     cmd.op.rid = d_next_rid++;
1012     cmd.op.flags = flags;
1013     cmd.eop.opcode = OP_EOP;
1014     cmd.eop.len = sizeof(cmd.eop);
1015
1016     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1017     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1018       return false;
1019
1020     return ntohx(reply.ok) == 1;
1021   }
1022
1023   bool
1024   usrp2::impl::fpga_master_clock_freq(long *freq)
1025   {
1026     *freq = 100000000L;         // 100 MHz
1027     return true;
1028   }
1029
1030   bool
1031   usrp2::impl::adc_rate(long *rate)
1032   {
1033     return fpga_master_clock_freq(rate);
1034   }
1035
1036   bool
1037   usrp2::impl::dac_rate(long *rate)
1038   {
1039     return fpga_master_clock_freq(rate);
1040   }
1041
1042   bool
1043   usrp2::impl::tx_daughterboard_id(int *dbid)
1044   {
1045     *dbid = d_tx_db_info.dbid;
1046     return true;
1047   }
1048
1049   bool
1050   usrp2::impl::rx_daughterboard_id(int *dbid)
1051   {
1052     *dbid = d_rx_db_info.dbid;
1053     return true;
1054   }
1055
1056
1057   // ----------------------------------------------------------------
1058   //                    low-level commands
1059   // ----------------------------------------------------------------
1060
1061   bool
1062   usrp2::impl::burn_mac_addr(const std::string &new_addr)
1063   {
1064     op_burn_mac_addr_cmd cmd;
1065     op_generic_t reply;
1066
1067     memset(&cmd, 0, sizeof(cmd));
1068     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1069     cmd.op.opcode = OP_BURN_MAC_ADDR;
1070     cmd.op.len = sizeof(cmd.op);
1071     cmd.op.rid = d_next_rid++;
1072     if (!parse_mac_addr(new_addr, &cmd.op.addr))
1073       return false;
1074
1075     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1076     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, 4*DEF_CMD_TIMEOUT))
1077       return false;
1078
1079     bool success = (ntohx(reply.ok) == 1);
1080     return success;
1081   }
1082
1083   static void
1084   fill_dboard_info(db_info *dst, const u2_db_info_t *src)
1085   {
1086     dst->dbid = ntohl(src->dbid);
1087
1088     dst->freq_min =
1089       u2_fxpt_freq_to_double(u2_fxpt_freq_from_hilo(ntohl(src->freq_min_hi),
1090                                                     ntohl(src->freq_min_lo)));
1091     dst->freq_max =
1092       u2_fxpt_freq_to_double(u2_fxpt_freq_from_hilo(ntohl(src->freq_max_hi),
1093                                                     ntohl(src->freq_max_lo)));
1094
1095     dst->gain_min = u2_fxpt_gain_to_double(ntohs(src->gain_min));
1096     dst->gain_max = u2_fxpt_gain_to_double(ntohs(src->gain_max));
1097     dst->gain_step_size = u2_fxpt_gain_to_double(ntohs(src->gain_step_size));
1098   }
1099
1100   bool
1101   usrp2::impl::dboard_info()
1102   {
1103     op_dboard_info_cmd          cmd;
1104     op_dboard_info_reply_t      reply;
1105
1106     memset(&cmd, 0, sizeof(cmd));
1107     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1108     cmd.op.opcode = OP_DBOARD_INFO;
1109     cmd.op.len = sizeof(cmd.op);
1110     cmd.op.rid = d_next_rid++;
1111     cmd.eop.opcode = OP_EOP;
1112     cmd.eop.len = sizeof(cmd.eop);
1113
1114     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1115     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1116       return false;
1117
1118     bool success = (ntohx(reply.ok) == 1);
1119     if (success){
1120       fill_dboard_info(&d_tx_db_info, &reply.tx_db_info);
1121       fill_dboard_info(&d_rx_db_info, &reply.rx_db_info);
1122     }
1123     return success;
1124   }
1125
1126
1127   bool
1128   usrp2::impl::sync_to_pps()
1129   {
1130     op_generic_cmd cmd;
1131     op_generic_t   reply;
1132
1133     memset(&cmd, 0, sizeof(cmd));
1134     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1135     cmd.op.opcode = OP_SYNC_TO_PPS;
1136     cmd.op.len = sizeof(cmd.op);
1137     cmd.op.rid = d_next_rid++;
1138     cmd.eop.opcode = OP_EOP;
1139     cmd.eop.len = sizeof(cmd.eop);
1140
1141     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1142     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1143       return false;
1144
1145     return ntohx(reply.ok) == 1;
1146   }
1147
1148   bool
1149   usrp2::impl::sync_every_pps(bool enable)
1150   {
1151     op_generic_cmd cmd;
1152     op_generic_t   reply;
1153
1154     memset(&cmd, 0, sizeof(cmd));
1155     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1156     cmd.op.opcode = OP_SYNC_EVERY_PPS;
1157     cmd.op.len = sizeof(cmd.op);
1158     cmd.op.rid = d_next_rid++;
1159     cmd.op.ok = enable ? 1 : 0;
1160     cmd.eop.opcode = OP_EOP;
1161     cmd.eop.len = sizeof(cmd.eop);
1162
1163     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1164     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1165       return false;
1166
1167     return ntohx(reply.ok) == 1;
1168   }
1169
1170   std::vector<uint32_t>
1171   usrp2::impl::peek32(uint32_t addr, uint32_t words)
1172   {
1173     std::vector<uint32_t> result; // zero sized on error return
1174     // fprintf(stderr, "usrp2::peek: addr=%08X words=%u\n", addr, words);
1175
1176     if (addr % 4 != 0) {
1177       fprintf(stderr, "usrp2::peek: addr (=%08X) must be 32-bit word aligned\n", addr);
1178       return result;
1179     }
1180
1181     if (words == 0)
1182       return result;
1183
1184     op_peek_cmd   cmd;
1185     op_generic_t *reply;
1186
1187     int wlen = sizeof(uint32_t);
1188     int rlen = sizeof(op_generic_t);
1189     size_t bytes = words*wlen;
1190
1191     memset(&cmd, 0, sizeof(cmd));
1192     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1193     cmd.op.opcode = OP_PEEK;
1194     cmd.op.len = sizeof(cmd.op);
1195     cmd.op.rid = d_next_rid++;
1196     cmd.eop.opcode = OP_EOP;
1197     cmd.eop.len = sizeof(cmd.eop);
1198
1199     cmd.op.addr = htonl(addr);
1200     cmd.op.bytes = htonl(bytes);
1201
1202     reply = (op_generic_t *)malloc(rlen+bytes);
1203     pending_reply p(cmd.op.rid, reply, rlen+bytes);
1204     if (transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT)) {
1205       uint32_t nwords = (reply->len-rlen)/sizeof(uint32_t);
1206       uint32_t *data = (uint32_t *)(reply+rlen/wlen);
1207       for (unsigned int i = 0; i < nwords; i++)
1208         result.push_back(ntohl(data[i]));
1209     }
1210
1211     free(reply);
1212     return result;
1213   }
1214
1215   bool
1216   usrp2::impl::poke32(uint32_t addr, const std::vector<uint32_t> &data)
1217   {
1218     if (addr % 4 != 0) {
1219       fprintf(stderr, "usrp2::poke32: addr (=%08X) must be 32-bit word aligned\n", addr);
1220       return false;
1221     }
1222
1223     int plen = sizeof(op_poke_cmd);
1224     int wlen = sizeof(uint32_t);
1225     int max_words = (MAX_SUBPKT_LEN-plen)/wlen;
1226     int words = data.size();
1227
1228     if (words > max_words) {
1229       fprintf(stderr, "usrp2::poke32: write size (=%u) exceeds maximum of %u words\n",
1230               words, max_words);
1231       return false;
1232     }
1233
1234     //fprintf(stderr, "usrp2::poke32: addr=%08X words=%u\n", addr, words);
1235
1236     if (words == 0)
1237       return true; // NOP
1238
1239     op_poke_cmd  *cmd;
1240     op_generic_t *eop;
1241
1242     // Allocate, clear, and initialize command packet
1243     int bytes = words*wlen;
1244     int l = plen+bytes+sizeof(*eop); // op_poke_cmd+data+eop
1245     cmd = (op_poke_cmd *)malloc(l);
1246     //fprintf(stderr, "cmd=%p l=%i\n", cmd, l);
1247     memset(cmd, 0, l);
1248     init_etf_hdrs(&cmd->h, d_addr, 0, CONTROL_CHAN, -1);
1249     cmd->op.opcode = OP_POKE;
1250     cmd->op.len = sizeof(cmd->op)+bytes;
1251     cmd->op.rid = d_next_rid++;
1252     cmd->op.addr = htonl(addr);
1253
1254     // Copy data from vector into packet space
1255     uint32_t *dest = (uint32_t *)((uint8_t *)cmd+plen);
1256     for (int i = 0; i < words; i++) {
1257       //fprintf(stderr, "%03i@%p\n", i, dest);
1258       *dest++ = htonl(data[i]);
1259     }
1260
1261     // Write end-of-packet subpacket
1262     eop = (op_generic_t *)dest;
1263     eop->opcode = OP_EOP;
1264     eop->len = sizeof(*eop);
1265     //fprintf(stderr, "eop=%p len=%i\n", eop, eop->len);
1266
1267     // Send command to device and retrieve reply
1268     bool ok = false;
1269     op_generic_t reply;
1270     pending_reply p(cmd->op.rid, &reply, sizeof(reply));
1271     if (transmit_cmd_and_wait(cmd, l, &p, DEF_CMD_TIMEOUT))
1272       ok = (ntohx(reply.ok) == 1);
1273
1274     free(cmd);
1275     return ok;
1276   }
1277
1278   bool
1279   usrp2::impl::reset_db()
1280   {
1281     op_generic_cmd cmd;
1282     op_generic_t reply;
1283
1284     memset(&cmd, 0, sizeof(cmd));
1285     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1286     cmd.op.opcode = OP_RESET_DB;
1287     cmd.op.len = sizeof(cmd.op);
1288     cmd.op.rid = d_next_rid++;
1289     cmd.eop.opcode = OP_EOP;
1290     cmd.eop.len = sizeof(cmd.eop);
1291
1292     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1293     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1294       return false;
1295
1296     bool success = (ntohx(reply.ok) == 1);
1297     return success;
1298   }
1299
1300   bool usrp2::impl::set_gpio_ddr(int bank, uint16_t value, uint16_t mask)
1301   {
1302     if (bank != GPIO_TX_BANK && bank != GPIO_RX_BANK) {
1303       fprintf(stderr, "set_gpio_ddr: bank must be one of GPIO_RX_BANK or GPIO_TX_BANK\n");
1304       return false;
1305     }
1306
1307     op_gpio_cmd cmd;
1308     op_generic_t reply;
1309
1310     memset(&cmd, 0, sizeof(cmd));
1311     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1312     cmd.op.opcode = OP_GPIO_SET_DDR;
1313     cmd.op.len = sizeof(cmd.op);
1314     cmd.op.rid = d_next_rid++;
1315     cmd.op.bank = static_cast<uint8_t>(bank);
1316     cmd.op.value = htons(value);
1317     cmd.op.mask = htons(mask);
1318     cmd.eop.opcode = OP_EOP;
1319     cmd.eop.len = sizeof(cmd.eop);
1320
1321     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1322     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1323       return false;
1324
1325     bool success = (ntohx(reply.ok) == 1);
1326     return success;
1327   }
1328
1329   bool usrp2::impl::set_gpio_sels(int bank, std::string sels)
1330   {
1331     if (bank != GPIO_TX_BANK && bank != GPIO_RX_BANK) {
1332       fprintf(stderr, "set_gpio_ddr: bank must be one of GPIO_RX_BANK or GPIO_TX_BANK\n");
1333       return false;
1334     }
1335
1336     if (sels.size() != 16) {
1337       fprintf(stderr, "set_gpio_sels: sels must be exactly 16 bytes\n");
1338       return false;
1339     }
1340
1341     op_gpio_set_sels_cmd cmd;
1342     op_generic_t reply;
1343
1344     memset(&cmd, 0, sizeof(cmd));
1345     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1346     cmd.op.opcode = OP_GPIO_SET_SELS;
1347     cmd.op.len = sizeof(cmd.op);
1348     cmd.op.rid = d_next_rid++;
1349     cmd.op.bank = static_cast<uint8_t>(bank);
1350     memcpy(&cmd.op.sels, sels.c_str(), 16);
1351     cmd.eop.opcode = OP_EOP;
1352     cmd.eop.len = sizeof(cmd.eop);
1353
1354     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1355     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1356       return false;
1357
1358     bool success = (ntohx(reply.ok) == 1);
1359     return success;
1360   }
1361
1362   bool usrp2::impl::write_gpio(int bank, uint16_t value, uint16_t mask)
1363   {
1364     if (bank != GPIO_TX_BANK && bank != GPIO_RX_BANK) {
1365       fprintf(stderr, "set_gpio_ddr: bank must be one of GPIO_RX_BANK or GPIO_TX_BANK\n");
1366       return false;
1367     }
1368
1369     op_gpio_cmd cmd;
1370     op_generic_t reply;
1371
1372     memset(&cmd, 0, sizeof(cmd));
1373     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1374     cmd.op.opcode = OP_GPIO_WRITE;
1375     cmd.op.len = sizeof(cmd.op);
1376     cmd.op.rid = d_next_rid++;
1377     cmd.op.bank = static_cast<uint8_t>(bank);
1378     cmd.op.value = htons(value);
1379     cmd.op.mask = htons(mask);
1380     cmd.eop.opcode = OP_EOP;
1381     cmd.eop.len = sizeof(cmd.eop);
1382
1383     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1384     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1385       return false;
1386
1387     bool success = (ntohx(reply.ok) == 1);
1388     return success;
1389   }
1390
1391   bool usrp2::impl::read_gpio(int bank, uint16_t *value)
1392   {
1393     if (bank != GPIO_TX_BANK && bank != GPIO_RX_BANK) {
1394       fprintf(stderr, "set_gpio_ddr: bank must be one of GPIO_RX_BANK or GPIO_TX_BANK\n");
1395       return false;
1396     }
1397
1398     op_gpio_cmd cmd;
1399     op_gpio_read_reply_t reply;
1400
1401     memset(&cmd, 0, sizeof(cmd));
1402     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1403     cmd.op.opcode = OP_GPIO_READ;
1404     cmd.op.len = sizeof(cmd.op);
1405     cmd.op.rid = d_next_rid++;
1406     cmd.op.bank = static_cast<uint8_t>(bank);
1407     cmd.op.value = 0; // not used
1408     cmd.op.mask = 0;  // not used
1409     cmd.eop.opcode = OP_EOP;
1410     cmd.eop.len = sizeof(cmd.eop);
1411
1412     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1413     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1414       return false;
1415
1416     bool success = (ntohx(reply.ok) == 1);
1417     if (success && (value != NULL))
1418       *value = ntohs(reply.value);
1419
1420     return success;
1421   }
1422
1423   bool usrp2::impl::enable_gpio_streaming(int bank, int enable)
1424   {
1425     if (bank != GPIO_RX_BANK) {
1426       fprintf(stderr, "enable_gpio_streaming: only RX streaming is currently implemented\n");
1427       return false;
1428     }
1429
1430     if ((enable & ~0x03) != 0) {
1431       fprintf(stderr, "enable_gpio_streaming: invalid enable format\n");
1432       return false;
1433     }
1434
1435     op_gpio_cmd cmd;
1436     op_generic_t reply;
1437
1438     memset(&cmd, 0, sizeof(cmd));
1439     init_etf_hdrs(&cmd.h, d_addr, 0, CONTROL_CHAN, -1);
1440     cmd.op.opcode = OP_GPIO_STREAM;
1441     cmd.op.len = sizeof(cmd.op);
1442     cmd.op.rid = d_next_rid++;
1443     cmd.op.bank = static_cast<uint8_t>(bank);
1444     cmd.op.value = htons((uint16_t)enable);
1445     cmd.op.mask = 0;  // not used
1446     cmd.eop.opcode = OP_EOP;
1447     cmd.eop.len = sizeof(cmd.eop);
1448
1449     pending_reply p(cmd.op.rid, &reply, sizeof(reply));
1450     if (!transmit_cmd_and_wait(&cmd, sizeof(cmd), &p, DEF_CMD_TIMEOUT))
1451       return false;
1452
1453     bool success = (ntohx(reply.ok) == 1);
1454     return success;
1455   }
1456
1457 } // namespace usrp2