Merge commit '38d5389f3054164a2f04d6e4e8fe381aa5ee03fc' into vrt
[debian/gnuradio] / usrp2 / fpga / sdr_lib / clip_reg.v
1 // -*- verilog -*-
2 //
3 //  USRP - Universal Software Radio Peripheral
4 //
5 //  Copyright (C) 2008 Matt Ettus
6 //
7 //  This program is free software; you can redistribute it and/or modify
8 //  it under the terms of the GNU General Public License as published by
9 //  the Free Software Foundation; either version 2 of the License, or
10 //  (at your option) any later version.
11 //
12 //  This program is distributed in the hope that it will be useful,
13 //  but WITHOUT ANY WARRANTY; without even the implied warranty of
14 //  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15 //  GNU General Public License for more details.
16 //
17 //  You should have received a copy of the GNU General Public License
18 //  along with this program; if not, write to the Free Software
19 //  Foundation, Inc., 51 Franklin Street, Boston, MA  02110-1301  USA
20 //
21
22 // Clipping "macro", keeps the bottom bits
23
24 module clip_reg
25   #(parameter bits_in=0,
26     parameter bits_out=0)
27     (input clk,
28      input [bits_in-1:0] in,
29      output reg [bits_out-1:0] out);
30    
31    wire [bits_out-1:0] temp;
32
33    clip #(.bits_in(bits_in),.bits_out(bits_out)) clip (.in(in),.out(temp));
34    always @(posedge clk)
35      out <= temp;
36    
37 endmodule // clip_reg
38