git.gag.com Git - debian/gnuradio/blob - usrp-hw/USRP_REV_3/ChangeLog

   1 2004-11-22  Matt Ettus <matt@ettus.com>
   2
   3         * fpga.sch :
   4                 - Added R2001-R2005.
   5                 - Jumpers to gnd for TXBLANK.
   6                 - Unpopulated resistors for redoing SPI, shared with io_tx_a/b[15]
   7
   8 2004-11-03  Matt Ettus <matt@ettus.com>
   9
  10         * fpga.sch : Removed J900 and J902 which were to test the FX2 bus.
  11                 The lines were just too long.
  12
  13 2004-10-27  Matt Ettus <matt@ettus.com>
  14
  15         * power.sch : Removed text note
  16
  17         * dboard.sch : Swapped RS-232 so that each board gets a pair, shared between RX and TX
  18
  19         * interface.sch :
  20                 - Removed U410 (MAX232) and associated caps
  21                 - Rerouted RS232 signals so they go out as CMOS levels
  22                 - Removed J645 which was PE[2:0]
  23
  24         * fpga.sch :
  25                 - Redid FX2 bus interface probe pins on J900
  26                 - Added J902 with FX2 data bus
  27
  28 2004-10-23  Matt Ettus <matt@ettus.com>
  29
  30         * netlist_cmd :
  31                 - Added command script for generating a netlist
  32         * power.sch :
  33                 - Added J1001 for ground testpoints
  34                 - Added C0603 footprint to a bunch of caps.
  35
  36 2004-10-10  Matt Ettus <matt@ettus.com>
  37
  38         * fpga.sch :
  39                 - Remove io_tx_b_15 from VCXO tuning, remove R800,R803,R876,C800,C804
  40                 - Connect X2.1 to DVDD
  41                 - Removed nets CLKOUT1_x and CLKOUT2_x
  42                 - Removed R801, R802, R857 -- CLK120 now goes straight to FPGA
  43                 - Removed J901
  44                 - Split CLK120 into CLK_FPGA, CLK_CODEC_A, and CLK_CODEC_B, each with proper source and sink terminations.  Use 50 ohm lines.
  45                 - Added R1011-R1016 and C1014-C1016 for terminations
  46                 - Added MYSTERY_SIGNAL to replace one RX_SYNC
  47                 - Moved SDO to where TX_BLANK was
  48                 - Moved SDI to one RX_SYNC
  49                 - Moved SEN_FPGA to where RESET was
  50
  51         * dboard.sch :
  52                 - Removed CLKOUT1_x and CLKOUT2_x
  53                 - Removed io_[tx,rx]_x_16 which never did anything
  54
  55         * interface.sch :
  56                 - Added MYSTERY_SIGNAL input to INT4
  57
  58         * power.sch :
  59                 - Removed D501
  60                 - Added C1020 for more decoupling of 5V
  61                 - Increased value of C502 to 100 uF
  62
  63 2004-10-08  Matt Ettus  <matt@ettus.com>
  64
  65         * interface.sch :
  66                 - Reset on PC0 is now RESET_CODEC
  67                 - Tool changed format of Text items
  68                 - NB -  Need to find pin for RESET_FPGA.  Maybe PE0,1,2 or FX2_1.  Send rest to dboard?
  69
  70         * dboard.sch :
  71                 - R701, R702 changed from 2K to 4K, to fit what the datasheet tells us.
  72                 - R1001,R1002,R1003,R1004,C1001,C1002,C1003,C1004 added to do sigma delta filtering on the motherboard
  73                 - Net SIGDEL_x no longer goes to dboard.  It gets filtered, and AUX_DAC_D_x is sent
  74                 - RESET on CODECs and Dboards is now RESET_CODEC
  75                 - Tool changed format of Text items
  76                 - NB -  Should we avoid sending REFIO_x to the dboards for sig integrity?
  77                 - NB -  Get rid of io_tx/rx_x_16
  78                 - NB -  Find a bit 15 for io buses
  79