git.gag.com Git - fw/openocd/blob - src/target/target/pxa255.cfg

   1 jtag_device 5 0x1 0x1f 0x1e\r
   2 jtag_nsrst_delay 200\r
   3 jtag_ntrst_delay 200\r
   4 target xscale little reset_init 0 pxa255\r
   5 reset_config trst_and_srst\r
   6 run_and_halt_time 0 30\r
   7 \r
   8 target_script 0 reset /ram/pxa255.init\r
   9 \r
  10 #xscale debug_handler 0  0xFFFF0800      # debug handler base address\r
  11 \r
  12 trunc /ram/pxa255.init\r
  13 append /ram/pxa255.init #configuration file for PXA250 Evaluation Board\r
  14 append /ram/pxa255.init # -----------------------------------------------------\r
  15 append /ram/pxa255.init #\r
  16 append /ram/pxa255.init xscale cp15   15      0x00002001  #Enable CP0 and CP13 access\r
  17 append /ram/pxa255.init #\r
  18 append /ram/pxa255.init # setup GPIO\r
  19 append /ram/pxa255.init #\r
  20 append /ram/pxa255.init mww    0x40E00018  0x00008000  #CPSR0\r
  21 append /ram/pxa255.init sleep   20\r
  22 append /ram/pxa255.init mww    0x40E0001C  0x00000002  #GPSR1\r
  23 append /ram/pxa255.init sleep   20\r
  24 append /ram/pxa255.init mww    0x40E00020  0x00000008  #GPSR2\r
  25 append /ram/pxa255.init sleep   20\r
  26 append /ram/pxa255.init mww    0x40E0000C  0x00008000  #GPDR0\r
  27 append /ram/pxa255.init sleep   20\r
  28 append /ram/pxa255.init mww    0x40E00054  0x80000000  #GAFR0_L\r
  29 append /ram/pxa255.init sleep   20\r
  30 append /ram/pxa255.init mww    0x40E00058  0x00188010  #GAFR0_H\r
  31 append /ram/pxa255.init sleep   20\r
  32 append /ram/pxa255.init mww    0x40E0005C  0x60908018  #GAFR1_L\r
  33 append /ram/pxa255.init sleep   20\r
  34 append /ram/pxa255.init mww    0x40E0000C  0x0280E000  #GPDR0\r
  35 append /ram/pxa255.init sleep   20\r
  36 append /ram/pxa255.init mww    0x40E00010  0x821C88B2  #GPDR1\r
  37 append /ram/pxa255.init sleep   20\r
  38 append /ram/pxa255.init mww    0x40E00014  0x000F03DB  #GPDR2\r
  39 append /ram/pxa255.init sleep   20\r
  40 append /ram/pxa255.init mww    0x40E00000  0x000F03DB  #GPLR0\r
  41 append /ram/pxa255.init sleep   20\r
  42 append /ram/pxa255.init \r
  43 append /ram/pxa255.init \r
  44 append /ram/pxa255.init mww    0x40F00004  0x00000020  #PSSR\r
  45 append /ram/pxa255.init sleep   20\r
  46 append /ram/pxa255.init \r
  47 append /ram/pxa255.init #\r
  48 append /ram/pxa255.init # setup memory controller\r
  49 append /ram/pxa255.init #\r
  50 append /ram/pxa255.init mww    0x48000008  0x01111998  #MSC0\r
  51 append /ram/pxa255.init sleep   20\r
  52 append /ram/pxa255.init mww    0x48000010  0x00047ff0  #MSC2\r
  53 append /ram/pxa255.init sleep   20\r
  54 append /ram/pxa255.init mww    0x48000014  0x00000000  #MECR\r
  55 append /ram/pxa255.init sleep   20\r
  56 append /ram/pxa255.init mww    0x48000028  0x00010504  #MCMEM0\r
  57 append /ram/pxa255.init sleep   20\r
  58 append /ram/pxa255.init mww    0x4800002C  0x00010504  #MCMEM1\r
  59 append /ram/pxa255.init sleep   20\r
  60 append /ram/pxa255.init mww    0x48000030  0x00010504  #MCATT0\r
  61 append /ram/pxa255.init sleep   20\r
  62 append /ram/pxa255.init mww    0x48000034  0x00010504  #MCATT1\r
  63 append /ram/pxa255.init sleep   20\r
  64 append /ram/pxa255.init mww    0x48000038  0x00004715  #MCIO0\r
  65 append /ram/pxa255.init sleep   20\r
  66 append /ram/pxa255.init mww    0x4800003C  0x00004715  #MCIO1\r
  67 append /ram/pxa255.init sleep   20\r
  68 append /ram/pxa255.init #\r
  69 append /ram/pxa255.init mww    0x48000004  0x03CA4018  #MDREF\r
  70 append /ram/pxa255.init sleep   20\r
  71 append /ram/pxa255.init mww    0x48000004  0x004B4018  #MDREF\r
  72 append /ram/pxa255.init sleep   20\r
  73 append /ram/pxa255.init mww    0x48000004  0x000B4018  #MDREF\r
  74 append /ram/pxa255.init sleep   20\r
  75 append /ram/pxa255.init mww    0x48000004  0x000BC018  #MDREF\r
  76 append /ram/pxa255.init sleep   20\r
  77 append /ram/pxa255.init mww    0x48000000  0x00001AC8  #MDCNFG\r
  78 append /ram/pxa255.init sleep   20\r
  79 append /ram/pxa255.init \r
  80 append /ram/pxa255.init sleep   20\r
  81 append /ram/pxa255.init \r
  82 append /ram/pxa255.init mww    0x48000000  0x00001AC9  #MDCNFG\r
  83 append /ram/pxa255.init sleep   20\r
  84 append /ram/pxa255.init mww    0x48000040  0x00000000  #MDMRS\r
  85 append /ram/pxa255.init sleep   20\r
  86 append /ram/pxa255.init \r