git.gag.com Git - fw/stlink/blob - src/stlink-common.c

   1
   2
   3 #include <stdarg.h>
   4 #include <stdio.h>
   5 #include <stdlib.h>
   6 #include <string.h>
   7
   8 #include <unistd.h>
   9 #include <fcntl.h>
  10 #include <sys/types.h>
  11 #include <sys/stat.h>
  12 #include <sys/mman.h>
  13
  14
  15 #include "stlink-common.h"
  16
  17 void D(stlink_t *sl, char *txt) {
  18     if (sl->verbose > 1)
  19         fputs(txt, stderr);
  20 }
  21
  22 void DD(stlink_t *sl, char *format, ...) {
  23     if (sl->verbose > 0) {
  24         va_list list;
  25         va_start(list, format);
  26         vfprintf(stderr, format, list);
  27         va_end(list);
  28     }
  29 }
  30
  31
  32
  33 /* FPEC flash controller interface, pm0063 manual
  34  */
  35
  36 #define FLASH_REGS_ADDR 0x40022000
  37 #define FLASH_REGS_SIZE 0x28
  38
  39 #define FLASH_ACR (FLASH_REGS_ADDR + 0x00)
  40 #define FLASH_KEYR (FLASH_REGS_ADDR + 0x04)
  41 #define FLASH_SR (FLASH_REGS_ADDR + 0x0c)
  42 #define FLASH_CR (FLASH_REGS_ADDR + 0x10)
  43 #define FLASH_AR (FLASH_REGS_ADDR + 0x14)
  44 #define FLASH_OBR (FLASH_REGS_ADDR + 0x1c)
  45 #define FLASH_WRPR (FLASH_REGS_ADDR + 0x20)
  46
  47 #define FLASH_RDPTR_KEY 0x00a5
  48 #define FLASH_KEY1 0x45670123
  49 #define FLASH_KEY2 0xcdef89ab
  50
  51 #define FLASH_SR_BSY 0
  52 #define FLASH_SR_EOP 5
  53
  54 #define FLASH_CR_PG 0
  55 #define FLASH_CR_PER 1
  56 #define FLASH_CR_MER 2
  57 #define FLASH_CR_STRT 6
  58 #define FLASH_CR_LOCK 7
  59
  60 void write_uint32(unsigned char* buf, uint32_t ui) {
  61     if (!is_bigendian()) { // le -> le (don't swap)
  62         buf[0] = ((unsigned char*) &ui)[0];
  63         buf[1] = ((unsigned char*) &ui)[1];
  64         buf[2] = ((unsigned char*) &ui)[2];
  65         buf[3] = ((unsigned char*) &ui)[3];
  66     } else {
  67         buf[0] = ((unsigned char*) &ui)[3];
  68         buf[1] = ((unsigned char*) &ui)[2];
  69         buf[2] = ((unsigned char*) &ui)[1];
  70         buf[3] = ((unsigned char*) &ui)[0];
  71     }
  72 }
  73
  74 void write_uint16(unsigned char* buf, uint16_t ui) {
  75     if (!is_bigendian()) { // le -> le (don't swap)
  76         buf[0] = ((unsigned char*) &ui)[0];
  77         buf[1] = ((unsigned char*) &ui)[1];
  78     } else {
  79         buf[0] = ((unsigned char*) &ui)[1];
  80         buf[1] = ((unsigned char*) &ui)[0];
  81     }
  82 }
  83
  84 uint32_t read_uint32(const unsigned char *c, const int pt) {
  85     uint32_t ui;
  86     char *p = (char *) &ui;
  87
  88     if (!is_bigendian()) { // le -> le (don't swap)
  89         p[0] = c[pt];
  90         p[1] = c[pt + 1];
  91         p[2] = c[pt + 2];
  92         p[3] = c[pt + 3];
  93     } else {
  94         p[0] = c[pt + 3];
  95         p[1] = c[pt + 2];
  96         p[2] = c[pt + 1];
  97         p[3] = c[pt];
  98     }
  99     return ui;
 100 }
 101
 102 static uint32_t __attribute__((unused)) read_flash_rdp(stlink_t *sl) {
 103     stlink_read_mem32(sl, FLASH_WRPR, sizeof (uint32_t));
 104     return (*(uint32_t*) sl->q_buf) & 0xff;
 105 }
 106
 107 static inline uint32_t read_flash_wrpr(stlink_t *sl) {
 108     stlink_read_mem32(sl, FLASH_WRPR, sizeof (uint32_t));
 109     return *(uint32_t*) sl->q_buf;
 110 }
 111
 112 static inline uint32_t read_flash_obr(stlink_t *sl) {
 113     stlink_read_mem32(sl, FLASH_OBR, sizeof (uint32_t));
 114     return *(uint32_t*) sl->q_buf;
 115 }
 116
 117 static inline uint32_t read_flash_cr(stlink_t *sl) {
 118     stlink_read_mem32(sl, FLASH_CR, sizeof (uint32_t));
 119     return *(uint32_t*) sl->q_buf;
 120 }
 121
 122 static inline unsigned int is_flash_locked(stlink_t *sl) {
 123     /* return non zero for true */
 124     return read_flash_cr(sl) & (1 << FLASH_CR_LOCK);
 125 }
 126
 127 static void unlock_flash(stlink_t *sl) {
 128     /* the unlock sequence consists of 2 write cycles where
 129        2 key values are written to the FLASH_KEYR register.
 130        an invalid sequence results in a definitive lock of
 131        the FPEC block until next reset.
 132      */
 133
 134     write_uint32(sl->q_buf, FLASH_KEY1);
 135     stlink_write_mem32(sl, FLASH_KEYR, sizeof (uint32_t));
 136
 137     write_uint32(sl->q_buf, FLASH_KEY2);
 138     stlink_write_mem32(sl, FLASH_KEYR, sizeof (uint32_t));
 139 }
 140
 141 static int unlock_flash_if(stlink_t *sl) {
 142     /* unlock flash if already locked */
 143
 144     if (is_flash_locked(sl)) {
 145         unlock_flash(sl);
 146         if (is_flash_locked(sl))
 147             return -1;
 148     }
 149
 150     return 0;
 151 }
 152
 153 static void lock_flash(stlink_t *sl) {
 154     /* write to 1 only. reset by hw at unlock sequence */
 155
 156     const uint32_t n = read_flash_cr(sl) | (1 << FLASH_CR_LOCK);
 157
 158     write_uint32(sl->q_buf, n);
 159     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 160 }
 161
 162 static void set_flash_cr_pg(stlink_t *sl) {
 163     const uint32_t n = 1 << FLASH_CR_PG;
 164     write_uint32(sl->q_buf, n);
 165     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 166 }
 167
 168 static void __attribute__((unused)) clear_flash_cr_pg(stlink_t *sl) {
 169     const uint32_t n = read_flash_cr(sl) & ~(1 << FLASH_CR_PG);
 170     write_uint32(sl->q_buf, n);
 171     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 172 }
 173
 174 static void set_flash_cr_per(stlink_t *sl) {
 175     const uint32_t n = 1 << FLASH_CR_PER;
 176     write_uint32(sl->q_buf, n);
 177     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 178 }
 179
 180 static void __attribute__((unused)) clear_flash_cr_per(stlink_t *sl) {
 181     const uint32_t n = read_flash_cr(sl) & ~(1 << FLASH_CR_PER);
 182     write_uint32(sl->q_buf, n);
 183     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 184 }
 185
 186 static void set_flash_cr_mer(stlink_t *sl) {
 187     const uint32_t n = 1 << FLASH_CR_MER;
 188     write_uint32(sl->q_buf, n);
 189     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 190 }
 191
 192 static void __attribute__((unused)) clear_flash_cr_mer(stlink_t *sl) {
 193     const uint32_t n = read_flash_cr(sl) & ~(1 << FLASH_CR_MER);
 194     write_uint32(sl->q_buf, n);
 195     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 196 }
 197
 198 static void set_flash_cr_strt(stlink_t *sl) {
 199     /* assume come on the flash_cr_per path */
 200     const uint32_t n = (1 << FLASH_CR_PER) | (1 << FLASH_CR_STRT);
 201     write_uint32(sl->q_buf, n);
 202     stlink_write_mem32(sl, FLASH_CR, sizeof (uint32_t));
 203 }
 204
 205 static inline uint32_t read_flash_acr(stlink_t *sl) {
 206     stlink_read_mem32(sl, FLASH_ACR, sizeof (uint32_t));
 207     return *(uint32_t*) sl->q_buf;
 208 }
 209
 210 static inline uint32_t read_flash_sr(stlink_t *sl) {
 211     stlink_read_mem32(sl, FLASH_SR, sizeof (uint32_t));
 212     return *(uint32_t*) sl->q_buf;
 213 }
 214
 215 static inline unsigned int is_flash_busy(stlink_t *sl) {
 216     return read_flash_sr(sl) & (1 << FLASH_SR_BSY);
 217 }
 218
 219 static void wait_flash_busy(stlink_t *sl) {
 220     /* todo: add some delays here */
 221     while (is_flash_busy(sl))
 222         ;
 223 }
 224
 225 static inline unsigned int is_flash_eop(stlink_t *sl) {
 226     return read_flash_sr(sl) & (1 << FLASH_SR_EOP);
 227 }
 228
 229 static void __attribute__((unused)) clear_flash_sr_eop(stlink_t *sl) {
 230     const uint32_t n = read_flash_sr(sl) & ~(1 << FLASH_SR_EOP);
 231     write_uint32(sl->q_buf, n);
 232     stlink_write_mem32(sl, FLASH_SR, sizeof (uint32_t));
 233 }
 234
 235 static void __attribute__((unused)) wait_flash_eop(stlink_t *sl) {
 236     /* todo: add some delays here */
 237     while (is_flash_eop(sl) == 0)
 238         ;
 239 }
 240
 241 static inline void write_flash_ar(stlink_t *sl, uint32_t n) {
 242     write_uint32(sl->q_buf, n);
 243     stlink_write_mem32(sl, FLASH_AR, sizeof (uint32_t));
 244 }
 245
 246 #if 0 /* todo */
 247
 248 static void disable_flash_read_protection(stlink_t *sl) {
 249     /* erase the option byte area */
 250     /* rdp = 0x00a5; */
 251     /* reset */
 252 }
 253 #endif /* todo */
 254
 255
 256 // Delegates to the backends...
 257
 258 void stlink_close(stlink_t *sl) {
 259     D(sl, "\n*** stlink_close ***\n");
 260     sl->backend->close(sl);
 261     free(sl);
 262 }
 263
 264 void stlink_exit_debug_mode(stlink_t *sl) {
 265     D(sl, "\n*** stlink_exit_debug_mode ***\n");
 266     sl->backend->exit_debug_mode(sl);
 267 }
 268
 269 void stlink_enter_swd_mode(stlink_t *sl) {
 270     D(sl, "\n*** stlink_enter_swd_mode ***\n");
 271     sl->backend->enter_swd_mode(sl);
 272 }
 273
 274 // Force the core into the debug mode -> halted state.
 275 void stlink_force_debug(stlink_t *sl) {
 276     D(sl, "\n*** stlink_force_debug_mode ***\n");
 277     sl->backend->force_debug(sl);
 278 }
 279
 280 void stlink_exit_dfu_mode(stlink_t *sl) {
 281     D(sl, "\n*** stlink_exit_dfu_mode ***\n");
 282     sl->backend->exit_dfu_mode(sl);
 283 }
 284
 285 uint32_t stlink_core_id(stlink_t *sl) {
 286     D(sl, "\n*** stlink_core_id ***\n");
 287     sl->backend->core_id(sl);
 288     if (sl->verbose > 2)
 289         stlink_print_data(sl);
 290     DD(sl, "core_id = 0x%08x\n", sl->core_id);
 291     return sl->core_id;
 292 }
 293
 294 uint16_t stlink_chip_id(stlink_t *sl) {
 295     stlink_read_mem32(sl, 0xE0042000, 4);
 296     uint32_t chip_id = sl->q_buf[0] | (sl->q_buf[1] << 8) | (sl->q_buf[2] << 16) |
 297             (sl->q_buf[3] << 24);
 298     return chip_id;
 299 }
 300
 301 /**
 302  * Cortex m3 tech ref manual, CPUID register description
 303  * @param sl stlink context
 304  * @param cpuid pointer to the result object
 305  */
 306 void stlink_cpu_id(stlink_t *sl, cortex_m3_cpuid_t *cpuid) {
 307     stlink_read_mem32(sl, CM3_REG_CPUID, 4);
 308     uint32_t raw = read_uint32(sl->q_buf, 0);
 309     cpuid->implementer_id = (raw >> 24) & 0x7f;
 310     cpuid->variant = (raw >> 20) & 0xf;
 311     cpuid->part = (raw >> 4) & 0xfff;
 312     cpuid->revision = raw & 0xf;
 313     return;
 314 }
 315
 316 void stlink_reset(stlink_t *sl) {
 317     D(sl, "\n*** stlink_reset ***\n");
 318     sl->backend->reset(sl);
 319 }
 320
 321 void stlink_run(stlink_t *sl) {
 322     D(sl, "\n*** stlink_run ***\n");
 323     sl->backend->run(sl);
 324 }
 325
 326 void stlink_status(stlink_t *sl) {
 327     D(sl, "\n*** stlink_status ***\n");
 328     sl->backend->status(sl);
 329     stlink_core_stat(sl);
 330 }
 331
 332 /**
 333  * Decode the version bits, originally from -sg, verified with usb
 334  * @param sl stlink context, assumed to contain valid data in the buffer
 335  * @param slv output parsed version object
 336  */
 337 void _parse_version(stlink_t *sl, stlink_version_t *slv) {
 338     uint32_t b0 = sl->q_buf[0]; //lsb
 339     uint32_t b1 = sl->q_buf[1];
 340     uint32_t b2 = sl->q_buf[2];
 341     uint32_t b3 = sl->q_buf[3];
 342     uint32_t b4 = sl->q_buf[4];
 343     uint32_t b5 = sl->q_buf[5]; //msb
 344
 345     // b0 b1                       || b2 b3  | b4 b5
 346     // 4b        | 6b     | 6b     || 2B     | 2B
 347     // stlink_v  | jtag_v | swim_v || st_vid | stlink_pid
 348
 349     slv->stlink_v = (b0 & 0xf0) >> 4;
 350     slv->jtag_v = ((b0 & 0x0f) << 2) | ((b1 & 0xc0) >> 6);
 351     slv->swim_v = b1 & 0x3f;
 352     slv->st_vid = (b3 << 8) | b2;
 353     slv->stlink_pid = (b5 << 8) | b4;
 354     return;
 355 }
 356
 357 void stlink_version(stlink_t *sl) {
 358     D(sl, "*** looking up stlink version\n");
 359     sl->backend->version(sl);
 360     _parse_version(sl, &sl->version);
 361
 362     DD(sl, "st vid         = 0x%04x (expect 0x%04x)\n", sl->version.st_vid, USB_ST_VID);
 363     DD(sl, "stlink pid     = 0x%04x\n", sl->version.stlink_pid);
 364     DD(sl, "stlink version = 0x%x\n", sl->version.stlink_v);
 365     DD(sl, "jtag version   = 0x%x\n", sl->version.jtag_v);
 366     DD(sl, "swim version   = 0x%x\n", sl->version.swim_v);
 367     if (sl->version.jtag_v == 0) {
 368         DD(sl, "    notice: the firmware doesn't support a jtag/swd interface\n");
 369     }
 370     if (sl->version.swim_v == 0) {
 371         DD(sl, "    notice: the firmware doesn't support a swim interface\n");
 372     }
 373 }
 374
 375 void stlink_write_mem32(stlink_t *sl, uint32_t addr, uint16_t len) {
 376     D(sl, "\n*** stlink_write_mem32 ***\n");
 377     if (len % 4 != 0) {
 378         fprintf(stderr, "Error: Data length doesn't have a 32 bit alignment: +%d byte.\n", len % 4);
 379         return;
 380     }
 381     sl->backend->write_mem32(sl, addr, len);
 382 }
 383
 384 void stlink_read_mem32(stlink_t *sl, uint32_t addr, uint16_t len) {
 385     D(sl, "\n*** stlink_read_mem32 ***\n");
 386     if (len % 4 != 0) { // !!! never ever: fw gives just wrong values
 387         fprintf(stderr, "Error: Data length doesn't have a 32 bit alignment: +%d byte.\n",
 388                 len % 4);
 389         return;
 390     }
 391     sl->backend->read_mem32(sl, addr, len);
 392 }
 393
 394 void stlink_write_mem8(stlink_t *sl, uint32_t addr, uint16_t len) {
 395     D(sl, "\n*** stlink_write_mem8 ***\n");
 396     sl->backend->write_mem8(sl, addr, len);
 397 }
 398
 399 void stlink_read_all_regs(stlink_t *sl, reg *regp) {
 400     D(sl, "\n*** stlink_read_all_regs ***\n");
 401     sl->backend->read_all_regs(sl, regp);
 402 }
 403
 404 void stlink_write_reg(stlink_t *sl, uint32_t reg, int idx) {
 405     D(sl, "\n*** stlink_write_reg\n");
 406     sl->backend->write_reg(sl, reg, idx);
 407 }
 408
 409 void stlink_read_reg(stlink_t *sl, int r_idx, reg *regp) {
 410     D(sl, "\n*** stlink_read_reg\n");
 411     DD(sl, " (%d) ***\n", r_idx);
 412
 413     if (r_idx > 20 || r_idx < 0) {
 414         fprintf(stderr, "Error: register index must be in [0..20]\n");
 415         return;
 416     }
 417
 418     sl->backend->read_reg(sl, r_idx, regp);
 419 }
 420
 421 unsigned int is_core_halted(stlink_t *sl) {
 422     /* return non zero if core is halted */
 423     stlink_status(sl);
 424     return sl->q_buf[0] == STLINK_CORE_HALTED;
 425 }
 426
 427 void stlink_step(stlink_t *sl) {
 428     D(sl, "\n*** stlink_step ***\n");
 429     sl->backend->step(sl);
 430 }
 431
 432 int stlink_current_mode(stlink_t *sl) {
 433     int mode = sl->backend->current_mode(sl);
 434     switch (mode) {
 435         case STLINK_DEV_DFU_MODE:
 436             DD(sl, "stlink current mode: dfu\n");
 437             return mode;
 438         case STLINK_DEV_DEBUG_MODE:
 439             DD(sl, "stlink current mode: debug (jtag or swd)\n");
 440             return mode;
 441         case STLINK_DEV_MASS_MODE:
 442             DD(sl, "stlink current mode: mass\n");
 443             return mode;
 444     }
 445     DD(sl, "stlink mode: unknown!\n");
 446     return STLINK_DEV_UNKNOWN_MODE;
 447 }
 448
 449
 450
 451
 452 // End of delegates....  Common code below here...
 453
 454 // Endianness
 455 // http://www.ibm.com/developerworks/aix/library/au-endianc/index.html
 456 // const int i = 1;
 457 // #define is_bigendian() ( (*(char*)&i) == 0 )
 458
 459 inline unsigned int is_bigendian(void) {
 460     static volatile const unsigned int i = 1;
 461     return *(volatile const char*) &i == 0;
 462 }
 463
 464 uint16_t read_uint16(const unsigned char *c, const int pt) {
 465     uint32_t ui;
 466     char *p = (char *) &ui;
 467
 468     if (!is_bigendian()) { // le -> le (don't swap)
 469         p[0] = c[pt];
 470         p[1] = c[pt + 1];
 471     } else {
 472         p[0] = c[pt + 1];
 473         p[1] = c[pt];
 474     }
 475     return ui;
 476 }
 477
 478 // same as above with entrypoint.
 479
 480 void stlink_run_at(stlink_t *sl, stm32_addr_t addr) {
 481     stlink_write_reg(sl, addr, 15); /* pc register */
 482
 483     stlink_run(sl);
 484
 485     while (is_core_halted(sl) == 0)
 486         usleep(3000000);
 487 }
 488
 489 void stlink_core_stat(stlink_t *sl) {
 490     if (sl->q_len <= 0)
 491         return;
 492
 493     stlink_print_data(sl);
 494
 495     switch (sl->q_buf[0]) {
 496         case STLINK_CORE_RUNNING:
 497             sl->core_stat = STLINK_CORE_RUNNING;
 498             DD(sl, "  core status: running\n");
 499             return;
 500         case STLINK_CORE_HALTED:
 501             sl->core_stat = STLINK_CORE_HALTED;
 502             DD(sl, "  core status: halted\n");
 503             return;
 504         default:
 505             sl->core_stat = STLINK_CORE_STAT_UNKNOWN;
 506             fprintf(stderr, "  core status: unknown\n");
 507     }
 508 }
 509
 510 void stlink_print_data(stlink_t * sl) {
 511     if (sl->q_len <= 0 || sl->verbose < 2)
 512         return;
 513     if (sl->verbose > 2)
 514         fprintf(stdout, "data_len = %d 0x%x\n", sl->q_len, sl->q_len);
 515
 516     for (int i = 0; i < sl->q_len; i++) {
 517         if (i % 16 == 0) {
 518             /*
 519                                     if (sl->q_data_dir == Q_DATA_OUT)
 520                                             fprintf(stdout, "\n<- 0x%08x ", sl->q_addr + i);
 521                                     else
 522                                             fprintf(stdout, "\n-> 0x%08x ", sl->q_addr + i);
 523              */
 524         }
 525         fprintf(stdout, " %02x", (unsigned int) sl->q_buf[i]);
 526     }
 527     fputs("\n\n", stdout);
 528 }
 529
 530 /* memory mapped file */
 531
 532 typedef struct mapped_file {
 533     uint8_t* base;
 534     size_t len;
 535 } mapped_file_t;
 536
 537 #define MAPPED_FILE_INITIALIZER { NULL, 0 }
 538
 539 static int map_file(mapped_file_t* mf, const char* path) {
 540     int error = -1;
 541     struct stat st;
 542
 543     const int fd = open(path, O_RDONLY);
 544     if (fd == -1) {
 545         fprintf(stderr, "open(%s) == -1\n", path);
 546         return -1;
 547     }
 548
 549     if (fstat(fd, &st) == -1) {
 550         fprintf(stderr, "fstat() == -1\n");
 551         goto on_error;
 552     }
 553
 554     mf->base = (uint8_t*) mmap(NULL, st.st_size, PROT_READ, MAP_SHARED, fd, 0);
 555     if (mf->base == MAP_FAILED) {
 556         fprintf(stderr, "mmap() == MAP_FAILED\n");
 557         goto on_error;
 558     }
 559
 560     mf->len = st.st_size;
 561
 562     /* success */
 563     error = 0;
 564
 565 on_error:
 566     close(fd);
 567
 568     return error;
 569 }
 570
 571 static void unmap_file(mapped_file_t * mf) {
 572     munmap((void*) mf->base, mf->len);
 573     mf->base = (unsigned char*) MAP_FAILED;
 574     mf->len = 0;
 575 }
 576
 577 static int check_file(stlink_t* sl, mapped_file_t* mf, stm32_addr_t addr) {
 578     size_t off;
 579
 580     for (off = 0; off < mf->len; off += sl->flash_pgsz) {
 581         size_t aligned_size;
 582
 583         /* adjust last page size */
 584         size_t cmp_size = sl->flash_pgsz;
 585         if ((off + sl->flash_pgsz) > mf->len)
 586             cmp_size = mf->len - off;
 587
 588         aligned_size = cmp_size;
 589         if (aligned_size & (4 - 1))
 590             aligned_size = (cmp_size + 4) & ~(4 - 1);
 591
 592         stlink_read_mem32(sl, addr + off, aligned_size);
 593
 594         if (memcmp(sl->q_buf, mf->base + off, cmp_size))
 595             return -1;
 596     }
 597
 598     return 0;
 599 }
 600
 601 int stlink_fwrite_sram
 602 (stlink_t * sl, const char* path, stm32_addr_t addr) {
 603     /* write the file in sram at addr */
 604
 605     int error = -1;
 606     size_t off;
 607     mapped_file_t mf = MAPPED_FILE_INITIALIZER;
 608
 609     if (map_file(&mf, path) == -1) {
 610         fprintf(stderr, "map_file() == -1\n");
 611         return -1;
 612     }
 613
 614     /* check addr range is inside the sram */
 615     if (addr < sl->sram_base) {
 616         fprintf(stderr, "addr too low\n");
 617         goto on_error;
 618     } else if ((addr + mf.len) < addr) {
 619         fprintf(stderr, "addr overruns\n");
 620         goto on_error;
 621     } else if ((addr + mf.len) > (sl->sram_base + sl->sram_size)) {
 622         fprintf(stderr, "addr too high\n");
 623         goto on_error;
 624     } else if ((addr & 3) || (mf.len & 3)) {
 625         /* todo */
 626         fprintf(stderr, "unaligned addr or size\n");
 627         goto on_error;
 628     }
 629
 630     /* do the copy by 1k blocks */
 631     for (off = 0; off < mf.len; off += 1024) {
 632         size_t size = 1024;
 633         if ((off + size) > mf.len)
 634             size = mf.len - off;
 635
 636         memcpy(sl->q_buf, mf.base + off, size);
 637
 638         /* round size if needed */
 639         if (size & 3)
 640             size += 2;
 641
 642         stlink_write_mem32(sl, addr + off, size);
 643     }
 644
 645     /* check the file ha been written */
 646     if (check_file(sl, &mf, addr) == -1) {
 647         fprintf(stderr, "check_file() == -1\n");
 648         goto on_error;
 649     }
 650
 651     /* success */
 652     error = 0;
 653
 654 on_error:
 655     unmap_file(&mf);
 656     return error;
 657 }
 658
 659 int stlink_fread(stlink_t* sl, const char* path, stm32_addr_t addr, size_t size) {
 660     /* read size bytes from addr to file */
 661
 662     int error = -1;
 663     size_t off;
 664
 665     const int fd = open(path, O_RDWR | O_TRUNC | O_CREAT, 00700);
 666     if (fd == -1) {
 667         fprintf(stderr, "open(%s) == -1\n", path);
 668         return -1;
 669     }
 670
 671     /* do the copy by 1k blocks */
 672     for (off = 0; off < size; off += 1024) {
 673         size_t read_size = 1024;
 674         if ((off + read_size) > size)
 675             read_size = off + read_size;
 676
 677         /* round size if needed */
 678         if (read_size & 3)
 679             read_size = (read_size + 4) & ~(3);
 680
 681         stlink_read_mem32(sl, addr + off, read_size);
 682
 683         if (write(fd, sl->q_buf, read_size) != (ssize_t) read_size) {
 684             fprintf(stderr, "write() != read_size\n");
 685             goto on_error;
 686         }
 687     }
 688
 689     /* success */
 690     error = 0;
 691
 692 on_error:
 693     close(fd);
 694
 695     return error;
 696 }
 697
 698 int write_buffer_to_sram(stlink_t *sl, flash_loader_t* fl, const uint8_t* buf, size_t size) {
 699     /* write the buffer right after the loader */
 700     memcpy(sl->q_buf, buf, size);
 701     stlink_write_mem8(sl, fl->buf_addr, size);
 702     return 0;
 703 }
 704
 705 int stlink_erase_flash_page(stlink_t *sl, stm32_addr_t page) {
 706     /* page an addr in the page to erase */
 707
 708     /* wait for ongoing op to finish */
 709     wait_flash_busy(sl);
 710
 711     /* unlock if locked */
 712     unlock_flash_if(sl);
 713
 714     /* set the page erase bit */
 715     set_flash_cr_per(sl);
 716
 717     /* select the page to erase */
 718     write_flash_ar(sl, page);
 719
 720     /* start erase operation, reset by hw with bsy bit */
 721     set_flash_cr_strt(sl);
 722
 723     /* wait for completion */
 724     wait_flash_busy(sl);
 725
 726     /* relock the flash */
 727     lock_flash(sl);
 728
 729     /* todo: verify the erased page */
 730
 731     return 0;
 732 }
 733
 734 int stlink_erase_flash_mass(stlink_t *sl) {
 735     /* wait for ongoing op to finish */
 736     wait_flash_busy(sl);
 737
 738     /* unlock if locked */
 739     unlock_flash_if(sl);
 740
 741     /* set the mass erase bit */
 742     set_flash_cr_mer(sl);
 743
 744     /* start erase operation, reset by hw with bsy bit */
 745     set_flash_cr_strt(sl);
 746
 747     /* wait for completion */
 748     wait_flash_busy(sl);
 749
 750     /* relock the flash */
 751     lock_flash(sl);
 752
 753     /* todo: verify the erased memory */
 754
 755     return 0;
 756 }
 757
 758 int init_flash_loader(stlink_t *sl, flash_loader_t* fl) {
 759     size_t size;
 760
 761     /* allocate the loader in sram */
 762     if (write_loader_to_sram(sl, &fl->loader_addr, &size) == -1) {
 763         fprintf(stderr, "write_loader_to_sram() == -1\n");
 764         return -1;
 765     }
 766
 767     /* allocate a one page buffer in sram right after loader */
 768     fl->buf_addr = fl->loader_addr + size;
 769
 770     return 0;
 771 }
 772
 773 int write_loader_to_sram(stlink_t *sl, stm32_addr_t* addr, size_t* size) {
 774     /* from openocd, contrib/loaders/flash/stm32.s */
 775     static const uint8_t loader_code[] = {
 776         0x08, 0x4c, /* ldr      r4, STM32_FLASH_BASE */
 777         0x1c, 0x44, /* add      r4, r3 */
 778         /* write_half_word: */
 779         0x01, 0x23, /* movs     r3, #0x01 */
 780         0x23, 0x61, /* str      r3, [r4, #STM32_FLASH_CR_OFFSET] */
 781         0x30, 0xf8, 0x02, 0x3b, /* ldrh r3, [r0], #0x02 */
 782         0x21, 0xf8, 0x02, 0x3b, /* strh r3, [r1], #0x02 */
 783         /* busy: */
 784         0xe3, 0x68, /* ldr      r3, [r4, #STM32_FLASH_SR_OFFSET] */
 785         0x13, 0xf0, 0x01, 0x0f, /* tst  r3, #0x01 */
 786         0xfb, 0xd0, /* beq      busy */
 787         0x13, 0xf0, 0x14, 0x0f, /* tst  r3, #0x14 */
 788         0x01, 0xd1, /* bne      exit */
 789         0x01, 0x3a, /* subs     r2, r2, #0x01 */
 790         0xf0, 0xd1, /* bne      write_half_word */
 791         /* exit: */
 792         0x00, 0xbe, /* bkpt     #0x00 */
 793         0x00, 0x20, 0x02, 0x40, /* STM32_FLASH_BASE: .word 0x40022000 */
 794     };
 795
 796     memcpy(sl->q_buf, loader_code, sizeof (loader_code));
 797     stlink_write_mem32(sl, sl->sram_base, sizeof (loader_code));
 798
 799     *addr = sl->sram_base;
 800     *size = sizeof (loader_code);
 801
 802     /* success */
 803     return 0;
 804 }
 805
 806 int stlink_fcheck_flash(stlink_t *sl, const char* path, stm32_addr_t addr) {
 807     /* check the contents of path are at addr */
 808
 809     int res;
 810     mapped_file_t mf = MAPPED_FILE_INITIALIZER;
 811
 812     if (map_file(&mf, path) == -1)
 813         return -1;
 814
 815     res = check_file(sl, &mf, addr);
 816
 817     unmap_file(&mf);
 818
 819     return res;
 820 }
 821
 822 // The stlink_fwrite_flash should not muck with mmapped files inside itself,
 823 // and should use this function instead. (Hell, what's the reason behind mmap
 824 // there?!) But, as it is not actually used anywhere, nobody cares.
 825
 826 #define WRITE_BLOCK_SIZE 0x40
 827
 828 int stlink_write_flash(stlink_t *sl, stm32_addr_t addr, uint8_t* base, unsigned len) {
 829     size_t off;
 830     flash_loader_t fl;
 831
 832     /* check addr range is inside the flash */
 833     if (addr < sl->flash_base) {
 834         fprintf(stderr, "addr too low\n");
 835         return -1;
 836     } else if ((addr + len) < addr) {
 837         fprintf(stderr, "addr overruns\n");
 838         return -1;
 839     } else if ((addr + len) > (sl->flash_base + sl->flash_size)) {
 840         fprintf(stderr, "addr too high\n");
 841         return -1;
 842     } else if ((addr & 1) || (len & 1)) {
 843         fprintf(stderr, "unaligned addr or size\n");
 844         return -1;
 845     }
 846
 847     /* flash loader initialization */
 848     if (init_flash_loader(sl, &fl) == -1) {
 849         fprintf(stderr, "init_flash_loader() == -1\n");
 850         return -1;
 851     }
 852
 853     /* write each page. above WRITE_BLOCK_SIZE fails? */
 854     for (off = 0; off < len; off += WRITE_BLOCK_SIZE) {
 855         /* adjust last write size */
 856         size_t size = WRITE_BLOCK_SIZE;
 857         if ((off + WRITE_BLOCK_SIZE) > len)
 858             size = len - off;
 859
 860         if (run_flash_loader(sl, &fl, addr + off, base + off, size) == -1) {
 861             fprintf(stderr, "run_flash_loader(0x%zx) == -1\n", addr + off);
 862             return -1;
 863         }
 864     }
 865
 866     for (off = 0; off < len; off += sl->flash_pgsz) {
 867         size_t aligned_size;
 868
 869         /* adjust last page size */
 870         size_t cmp_size = sl->flash_pgsz;
 871         if ((off + sl->flash_pgsz) > len)
 872             cmp_size = len - off;
 873
 874         aligned_size = cmp_size;
 875         if (aligned_size & (4 - 1))
 876             aligned_size = (cmp_size + 4) & ~(4 - 1);
 877
 878         stlink_read_mem32(sl, addr + off, aligned_size);
 879
 880         if (memcmp(sl->q_buf, base + off, cmp_size))
 881             return -1;
 882     }
 883
 884     return 0;
 885 }
 886
 887 int stlink_fwrite_flash(stlink_t *sl, const char* path, stm32_addr_t addr) {
 888     /* write the file in flash at addr */
 889
 890     int error = -1;
 891     size_t off;
 892     mapped_file_t mf = MAPPED_FILE_INITIALIZER;
 893     flash_loader_t fl;
 894
 895     if (map_file(&mf, path) == -1) {
 896         fprintf(stderr, "map_file() == -1\n");
 897         return -1;
 898     }
 899
 900     /* check addr range is inside the flash */
 901     if (addr < sl->flash_base) {
 902         fprintf(stderr, "addr too low\n");
 903         goto on_error;
 904     } else if ((addr + mf.len) < addr) {
 905         fprintf(stderr, "addr overruns\n");
 906         goto on_error;
 907     } else if ((addr + mf.len) > (sl->flash_base + sl->flash_size)) {
 908         fprintf(stderr, "addr too high\n");
 909         goto on_error;
 910     } else if ((addr & 1) || (mf.len & 1)) {
 911         /* todo */
 912         fprintf(stderr, "unaligned addr or size\n");
 913         goto on_error;
 914     }
 915
 916     /* erase each page. todo: mass erase faster? */
 917     for (off = 0; off < mf.len; off += sl->flash_pgsz) {
 918         /* addr must be an addr inside the page */
 919         if (stlink_erase_flash_page(sl, addr + off) == -1) {
 920             fprintf(stderr, "erase_flash_page(0x%zx) == -1\n", addr + off);
 921             goto on_error;
 922         }
 923     }
 924
 925     /* flash loader initialization */
 926     if (init_flash_loader(sl, &fl) == -1) {
 927         fprintf(stderr, "init_flash_loader() == -1\n");
 928         goto on_error;
 929     }
 930
 931     /* write each page. above WRITE_BLOCK_SIZE fails? */
 932 #define WRITE_BLOCK_SIZE 0x40
 933     for (off = 0; off < mf.len; off += WRITE_BLOCK_SIZE) {
 934         /* adjust last write size */
 935         size_t size = WRITE_BLOCK_SIZE;
 936         if ((off + WRITE_BLOCK_SIZE) > mf.len)
 937             size = mf.len - off;
 938
 939         if (run_flash_loader(sl, &fl, addr + off, mf.base + off, size) == -1) {
 940             fprintf(stderr, "run_flash_loader(0x%zx) == -1\n", addr + off);
 941             goto on_error;
 942         }
 943     }
 944
 945     /* check the file ha been written */
 946     if (check_file(sl, &mf, addr) == -1) {
 947         fprintf(stderr, "check_file() == -1\n");
 948         goto on_error;
 949     }
 950
 951     /* success */
 952     error = 0;
 953
 954 on_error:
 955     unmap_file(&mf);
 956     return error;
 957 }
 958
 959 int run_flash_loader(stlink_t *sl, flash_loader_t* fl, stm32_addr_t target, const uint8_t* buf, size_t size) {
 960     const size_t count = size / sizeof (uint16_t);
 961
 962     if (write_buffer_to_sram(sl, fl, buf, size) == -1) {
 963         fprintf(stderr, "write_buffer_to_sram() == -1\n");
 964         return -1;
 965     }
 966
 967     /* setup core */
 968     stlink_write_reg(sl, fl->buf_addr, 0); /* source */
 969     stlink_write_reg(sl, target, 1); /* target */
 970     stlink_write_reg(sl, count, 2); /* count (16 bits half words) */
 971     stlink_write_reg(sl, 0, 3); /* flash bank 0 (input) */
 972     stlink_write_reg(sl, fl->loader_addr, 15); /* pc register */
 973
 974     /* unlock and set programming mode */
 975     unlock_flash_if(sl);
 976     set_flash_cr_pg(sl);
 977
 978     /* run loader */
 979     stlink_run(sl);
 980
 981     while (is_core_halted(sl) == 0)
 982         ;
 983
 984     lock_flash(sl);
 985
 986     /* not all bytes have been written */
 987     reg rr;
 988     stlink_read_reg(sl, 2, &rr);
 989     if (rr.r[2] != 0) {
 990         fprintf(stderr, "write error, count == %u\n", rr.r[2]);
 991         return -1;
 992     }
 993
 994     return 0;
 995 }