git.gag.com Git - fw/sdcc/blob - sim/ucsim/stypes.h

   1 /*
   2  * Simulator of microcontrollers (stypes.h)
   3  *
   4  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   5  *
   6  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   7  *
   8  */
   9
  10 /* This file is part of microcontroller simulator: ucsim.
  11
  12 UCSIM is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 2 of the License, or
  15 (at your option) any later version.
  16
  17 UCSIM is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with UCSIM; see the file COPYING.  If not, write to the Free
  24 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  25 02111-1307, USA. */
  26 /*@1@*/
  27
  28 #ifndef STYPES_HEADER
  29 #define STYPES_HEADER
  30
  31 #include "ddconfig.h"
  32
  33
  34 typedef unsigned char uchar;
  35 typedef unsigned int  uint;
  36 typedef unsigned long ulong;
  37 typedef unsigned long t_addr;
  38 typedef unsigned long t_mem;
  39
  40 struct id_element
  41 {
  42   int id;
  43   char *id_string;
  44 };
  45
  46 // table of dissassembled instructions
  47 struct dis_entry
  48 {
  49   uint  code, mask;
  50   char  branch;
  51   uchar length;
  52   char  *mnemonic;
  53 };
  54
  55 // table entry of SFR and BIT names
  56 struct name_entry
  57 {
  58   int  cpu_type;
  59   uint addr;
  60   char *name;
  61 };
  62
  63
  64 struct cpu_entry
  65 {
  66   char *type_str;
  67   int  type;
  68   int  technology;
  69 };
  70
  71 #define CPU_51          0x0001
  72 #define CPU_31          0x0002
  73 #define CPU_52          0x0004
  74 #define CPU_32          0x0008
  75 #define CPU_51R         0x0010
  76 #define CPU_89C51R      0x0020
  77 #define CPU_251         0x0040
  78 #define CPU_DS390               0x0080
  79 #define CPU_ALL_51      (CPU_51|CPU_31)
  80 #define CPU_ALL_52      (CPU_52|CPU_32|CPU_51R|CPU_89C51R|CPU_251|CPU_DS390)
  81
  82 #define CPU_AVR         0x0001
  83 #define CPU_ALL_AVR     (CPU_AVR)
  84
  85 #define CPU_Z80         0x0001
  86 #define CPU_ALL_Z80     (CPU_Z80)
  87
  88 #define CPU_CMOS        0x0001
  89 #define CPU_HMOS        0x0002
  90
  91 /* Classes of memories, this is index on the list */
  92 enum mem_class
  93 {
  94   MEM_ROM= 0,
  95   MEM_XRAM,
  96   MEM_IRAM,
  97   MEM_SFR,
  98   MEM_TYPES
  99 };
 100
 101 // Flags of consoles
 102 #define CONS_NONE        0
 103 #define CONS_DEBUG       0x01   // Print debug messages on this console
 104 #define CONS_FROZEN      0x02   // Console is frozen (g command issued)
 105 #define CONS_PROMPT      0x04   // Prompt is out, waiting for input
 106 #define CONS_INTERACTIVE 0x08   // Interactive console
 107
 108 // States of simulator
 109 #define SIM_NONE        0
 110 #define SIM_GO          0x01    // Processor is running
 111 #define SIM_QUIT        0x02    // Program must exit
 112
 113 /* States of CPU */
 114 #define stGO            0       /* Normal state */
 115 #define stIDLE          1       /* Idle mode is active */
 116 #define stPD            2       /* Power Down mode is active */
 117
 118 /* Result of instruction simulation */
 119 #define resGO           0       /* OK, go on */
 120 #define resWDTRESET     1       /* Reseted by WDT */
 121 #define resINTERRUPT    2       /* Interrupt accepted */
 122 #define resSTOP         100     /* Stop if result greather then this */
 123 #define resHALT         101     /* Serious error, halt CPU */
 124 #define resINV_ADDR     102     /* Invalid indirect address */
 125 #define resSTACK_OV     103     /* Stack overflow */
 126 #define resBREAKPOINT   104     /* Breakpoint */
 127 #define resUSER         105     /* Stopped by user */
 128 #define resINV_INST     106     /* Invalid instruction */
 129
 130
 131 #define BIT_MASK(bitaddr) (1 << (bitaddr & 0x07))
 132 #define SET_BIT(newbit, reg, bitmask) \
 133 if (newbit) \
 134   (mem(MEM_SFR))->set_bit1((reg), (bitmask)); \
 135 else \
 136   (mem(MEM_SFR))->set_bit0((reg), (bitmask));
 137 #define SFR_SET_BIT(newbit, reg, bitmask) \
 138 if (newbit) \
 139   sfr->set_bit1((reg), (bitmask)); \
 140 else \
 141   sfr->set_bit0((reg), (bitmask));
 142 #define GET_C     (get_mem(MEM_SFR, PSW) & bmCY)
 143 #define SFR_GET_C (sfr->get(PSW) & bmCY)
 144 #define SET_C(newC) SET_BIT((newC), PSW, bmCY)
 145
 146 #define IRAM_SIZE 256     /* Size of Internal RAM */
 147 #define SFR_SIZE  256     /* Size of SFR area */
 148 #define SFR_START 128     /* Start address of SFR area */
 149 #define ERAM_SIZE 256     /* Size of ERAM in 51R */
 150 #define XRAM_SIZE 0x10000 /* Size of External RAM */
 151 //#define IROM_SIZE 0x1000  /* Size of Internal ROM */
 152 #define EROM_SIZE 0x10000 /* Size of External ROM */
 153
 154
 155 /* Type of breakpoints */
 156 enum brk_perm
 157 {
 158   brkFIX,       /* f */
 159   brkDYNAMIC    /* d */
 160 };
 161
 162 enum brk_type
 163 {
 164   brkFETCH,     /* f */
 165   brkEVENT      /* e */
 166 };
 167
 168 enum brk_event
 169 {
 170   brkNONE,
 171   brkWXRAM,     /* wx */
 172   brkRXRAM,     /* rx */
 173   brkRCODE,     /* rc */
 174   brkWIRAM,     /* wi */
 175   brkRIRAM,     /* ri */
 176   brkWSFR,      /* ws */
 177   brkRSFR       /* rs */
 178 };
 179
 180 struct event_rec
 181 {
 182   t_addr wx; /* write to XRAM at this address, else -1 */
 183   t_addr rx; /* read from XRAM at this address, else -1 */
 184   t_addr wi; /* write to IRAM at this address, else -1 */
 185   t_addr ri; /* read from IRAM at this address, else -1 */
 186   t_addr ws; /* write to SFR at this address, else -1 */
 187   t_addr rs; /* read from SFR at this address, else -1 */
 188   t_addr rc; /* read from ROM at this address, else -1 */
 189 };
 190
 191 /* Interrupt levels */
 192 //#define IT_NO         -1 /* not in interroupt service */
 193 #define IT_LOW          1 /* low level interrupt service */
 194 #define IT_HIGH         2 /* service of high priority interrupt */
 195
 196 /* cathegories of hw elements (peripherials) */
 197 enum hw_cath {
 198   HW_TIMER,
 199   HW_UART,
 200   HW_PORT,
 201   HW_PCA,
 202   HW_INTERRUPT,
 203   HW_WDT
 204 };
 205
 206 // flags of hw units
 207 #define HWF_NONE        0
 208 #define HWF_INSIDE      0x0001
 209 #define HWF_OUTSIDE     0x0002
 210 #define HWF_MISC        0x0004
 211
 212
 213 #endif
 214
 215 /* End of stypes.h */