git.gag.com Git - fw/sdcc/blob - sim/ucsim/s51.src/uc51.cc

   1 /*
   2  * Simulator of microcontrollers (uc51.cc)
   3  *
   4  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   5  *
   6  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   7  *
   8  */
   9
  10 /* This file is part of microcontroller simulator: ucsim.
  11
  12 UCSIM is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 2 of the License, or
  15 (at your option) any later version.
  16
  17 UCSIM is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with UCSIM; see the file COPYING.  If not, write to the Free
  24 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  25 02111-1307, USA. */
  26 /*@1@*/
  27
  28 #include "ddconfig.h"
  29
  30 #include <stdio.h>
  31 #include <stdlib.h>
  32 #include <ctype.h>
  33 #include <termios.h>
  34 #include <fcntl.h>
  35 #include <unistd.h>
  36 #include <errno.h>
  37 #include <sys/types.h>
  38 #include <sys/time.h>
  39 #if FD_HEADER_OK
  40 # include HEADER_FD
  41 #endif
  42 #include "i_string.h"
  43
  44 // sim
  45 #include "optioncl.h"
  46
  47 // local
  48 #include "uc51cl.h"
  49 #include "glob.h"
  50 #include "regs51.h"
  51 #include "timer0cl.h"
  52 #include "timer1cl.h"
  53 #include "serialcl.h"
  54 #include "portcl.h"
  55 #include "interruptcl.h"
  56
  57
  58 /*
  59  * Making a new micro-controller and reset it
  60  */
  61
  62 t_uc51::t_uc51(int Itype, int Itech, class cl_sim *asim):
  63   cl_uc(asim)
  64 {
  65   int i;
  66   struct termios tattr;
  67
  68   type= Itype;
  69   technology= Itech;
  70
  71   debug= asim->get_iarg('V', 0);
  72   stop_at_it= DD_FALSE;
  73   options->add(new cl_bool_opt(&debug, "verbose", "Verbose flag."));
  74   options->add(new cl_bool_opt(&stop_at_it, "stopit",
  75                                "Stop if interrupt accepted."));
  76   options->add(new cl_cons_debug_opt(asim, "debug",
  77                                      "Debug messages appears on this console."));
  78
  79   serial_in = (FILE*)asim->get_parg(0, "Ser_in");
  80   serial_out= (FILE*)asim->get_parg(0, "Ser_out");
  81   if (serial_in)
  82     {
  83       // making `serial' unbuffered
  84       if (setvbuf(serial_in, NULL, _IONBF, 0))
  85         perror("Unbuffer serial input channel");
  86       // setting O_NONBLOCK
  87       if ((i= fcntl(fileno(serial_in), F_GETFL, 0)) < 0)
  88         perror("Get flags of serial input");
  89       i|= O_NONBLOCK;
  90       if (fcntl(fileno(serial_in), F_SETFL, i) < 0)
  91         perror("Set flags of serial input");
  92       // switching terminal to noncanonical mode
  93       if (isatty(fileno(serial_in)))
  94         {
  95           tcgetattr(fileno(serial_in), &saved_attributes_in);
  96           tcgetattr(fileno(serial_in), &tattr);
  97           tattr.c_lflag&= ~(ICANON|ECHO);
  98           tattr.c_cc[VMIN] = 1;
  99           tattr.c_cc[VTIME]= 0;
 100           tcsetattr(fileno(serial_in), TCSAFLUSH, &tattr);
 101         }
 102       else
 103         fprintf(stderr, "Warning: serial input interface connected to a "
 104                 "non-terminal file.\n");
 105     }
 106   if (serial_out)
 107     {
 108       // making `serial' unbuffered
 109       if (setvbuf(serial_out, NULL, _IONBF, 0))
 110         perror("Unbuffer serial output channel");
 111       // setting O_NONBLOCK
 112       if ((i= fcntl(fileno(serial_out), F_GETFL, 0)) < 0)
 113         perror("Get flags of serial output");
 114       i|= O_NONBLOCK;
 115       if (fcntl(fileno(serial_out), F_SETFL, i) < 0)
 116         perror("Set flags of serial output");
 117       // switching terminal to noncanonical mode
 118       if (isatty(fileno(serial_out)))
 119         {
 120           tcgetattr(fileno(serial_out), &saved_attributes_out);
 121           tcgetattr(fileno(serial_out), &tattr);
 122           tattr.c_lflag&= ~(ICANON|ECHO);
 123           tattr.c_cc[VMIN] = 1;
 124           tattr.c_cc[VTIME]= 0;
 125           tcsetattr(fileno(serial_out), TCSAFLUSH, &tattr);
 126         }
 127       else
 128         fprintf(stderr, "Warning: serial output interface connected to a "
 129                 "non-terminal file.\n");
 130     }
 131
 132   for (i= 0; i < 4; i++)
 133     port_pins[i]= 0xff;
 134   it_sources->add(new cl_it_src(bmEX0, TCON, bmIE0, 0x0003, true,
 135                                 "external #0"));
 136   it_sources->add(new cl_it_src(bmET0, TCON, bmTF0, 0x000b, true,
 137                                 "timer #0"));
 138   it_sources->add(new cl_it_src(bmEX1, TCON, bmIE1, 0x0013, true,
 139                                 "external #1"));
 140   it_sources->add(new cl_it_src(bmET1, TCON, bmTF1, 0x001b, true,
 141                                 "timer #1"));
 142   it_sources->add(new cl_it_src(bmES , SCON, bmTI , 0x0023, false,
 143                                 "serial transmit"));
 144   it_sources->add(new cl_it_src(bmES , SCON, bmRI , 0x0023, false,
 145                                 "serial receive"));
 146 }
 147
 148
 149 /*
 150  * Initializing. Virtual calls go here
 151  * This method must be called first after object creation.
 152  */
 153
 154 int
 155 t_uc51::init(void)
 156 {
 157   cl_uc::init();
 158   reset();
 159   return(0);
 160 }
 161
 162 static char id_string_51[100];
 163
 164 char *
 165 t_uc51::id_string(void)
 166 {
 167   int i;
 168
 169   for (i= 0; cpus_51[i].type_str != NULL && cpus_51[i].type != type; i++) ;
 170   sprintf(id_string_51, "%s %s",
 171           cpus_51[i].type_str?cpus_51[i].type_str:"51",
 172           (technology==CPU_HMOS)?"HMOS":"CMOS");
 173   return(id_string_51);
 174 }
 175
 176 void
 177 t_uc51::mk_hw_elements(void)
 178 {
 179   class cl_hw *h;
 180
 181   hws->add(h= new cl_timer0(this));
 182   h->init();
 183   hws->add(h= new cl_timer1(this));
 184   h->init();
 185   hws->add(h= new cl_serial(this));
 186   h->init();
 187   hws->add(h= new cl_port(this, 0));
 188   h->init();
 189   hws->add(h= new cl_port(this, 1));
 190   h->init();
 191   hws->add(h= new cl_port(this, 2));
 192   h->init();
 193   hws->add(h= new cl_port(this, 3));
 194   h->init();
 195   hws->add(h= new cl_interrupt(this));
 196   h->init();
 197 }
 198
 199 class cl_mem *
 200 t_uc51::mk_mem(enum mem_class type, char *class_name)
 201 {
 202   class cl_mem *m= cl_uc::mk_mem(type, class_name);
 203   if (type == MEM_SFR)
 204     sfr= m;
 205   if (type == MEM_IRAM)
 206     iram= m;
 207   return(m);
 208 }
 209
 210
 211 /*
 212  * Destroying the micro-controller object
 213  */
 214
 215 t_uc51::~t_uc51(void)
 216 {
 217   if (serial_out)
 218     {
 219       if (isatty(fileno(serial_out)))
 220         tcsetattr(fileno(serial_out), TCSANOW, &saved_attributes_out);
 221       fclose(serial_out);
 222     }
 223   if (serial_in)
 224     {
 225       if (isatty(fileno(serial_in)))
 226         tcsetattr(fileno(serial_in), TCSANOW, &saved_attributes_in);
 227       fclose(serial_in);
 228     }
 229 }
 230
 231
 232 /*
 233  * Writing data to EROM
 234  */
 235
 236 void
 237 t_uc51::write_rom(t_addr addr, ulong data)
 238 {
 239   if (addr < EROM_SIZE)
 240     set_mem(MEM_ROM, addr, data);
 241 }
 242
 243
 244 /*
 245  * Disassembling an instruction
 246  */
 247
 248 struct dis_entry *
 249 t_uc51::dis_tbl(void)
 250 {
 251   return(disass_51);
 252 }
 253
 254 struct name_entry *
 255 t_uc51::sfr_tbl(void)
 256 {
 257   return(sfr_tab51);
 258 }
 259
 260 struct name_entry *
 261 t_uc51::bit_tbl(void)
 262 {
 263   return(bit_tab51);
 264 }
 265
 266 char *
 267 t_uc51::disass(t_addr addr, char *sep)
 268 {
 269   char work[256], temp[20], c[2];
 270   char *buf, *p, *b, *t;
 271   t_mem code= get_mem(MEM_ROM, addr);
 272
 273   p= work;
 274   b= dis_tbl()[code].mnemonic;
 275   while (*b)
 276     {
 277       if (*b == '%')
 278         {
 279           b++;
 280           switch (*(b++))
 281             {
 282             case 'A': // absolute address
 283               sprintf(temp, "%04lx",
 284                       (addr&0xf800)|
 285                       (((code>>5)&0x07)*256 +
 286                        get_mem(MEM_ROM, addr+1)));
 287               break;
 288             case 'l': // long address
 289               sprintf(temp, "%04lx",
 290                       get_mem(MEM_ROM, addr+1)*256 + get_mem(MEM_ROM, addr+2));
 291               break;
 292             case 'a': // addr8 (direct address) at 2nd byte
 293               if (!get_name(get_mem(MEM_ROM, addr+1), sfr_tbl(), temp))
 294                 sprintf(temp, "%02lx", get_mem(MEM_ROM, addr+1));
 295               break;
 296             case '8': // addr8 (direct address) at 3rd byte
 297               if (!get_name(get_mem(MEM_ROM, addr+2), sfr_tbl(), temp))
 298                 sprintf(temp, "%02lx", get_mem(MEM_ROM, addr+1));
 299               sprintf(temp, "%02lx", get_mem(MEM_ROM, addr+2));
 300               break;
 301             case 'b': // bitaddr at 2nd byte
 302               if (get_name(get_mem(MEM_ROM, addr+1), bit_tbl(), temp))
 303                 break;
 304               if (get_name(get_bitidx(get_mem(MEM_ROM, addr+1)),
 305                            sfr_tbl(), temp))
 306                 {
 307                   strcat(temp, ".");
 308                   sprintf(c, "%1ld", get_mem(MEM_ROM, addr+1)&0x07);
 309                   strcat(temp, c);
 310                   break;
 311                 }
 312               sprintf(temp, "%02x.%ld",
 313                       get_bitidx(get_mem(MEM_ROM, addr+1)),
 314                       get_mem(MEM_ROM, addr+1)&0x07);
 315               break;
 316             case 'r': // rel8 address at 2nd byte
 317               sprintf(temp, "%04lx",
 318                       addr+2+(signed char)(get_mem(MEM_ROM, addr+1)));
 319               break;
 320             case 'R': // rel8 address at 3rd byte
 321               sprintf(temp, "%04lx",
 322                       addr+3+(signed char)(get_mem(MEM_ROM, addr+2)));
 323               break;
 324             case 'd': // data8 at 2nd byte
 325               sprintf(temp, "%02lx", get_mem(MEM_ROM, addr+1));
 326               break;
 327             case 'D': // data8 at 3rd byte
 328               sprintf(temp, "%02lx", get_mem(MEM_ROM, addr+2));
 329               break;
 330             case '6': // data16 at 2nd(H)-3rd(L) byte
 331               sprintf(temp, "%04lx",
 332                       get_mem(MEM_ROM, addr+1)*256 + get_mem(MEM_ROM, addr+2));
 333               break;
 334             default:
 335               strcpy(temp, "?");
 336               break;
 337             }
 338           t= temp;
 339           while (*t)
 340             *(p++)= *(t++);
 341         }
 342       else
 343         *(p++)= *(b++);
 344     }
 345   *p= '\0';
 346
 347   p= strchr(work, ' ');
 348   if (!p)
 349     {
 350       buf= strdup(work);
 351       return(buf);
 352     }
 353   if (sep == NULL)
 354     buf= (char *)malloc(6+strlen(p)+1);
 355   else
 356     buf= (char *)malloc((p-work)+strlen(sep)+strlen(p)+1);
 357   for (p= work, b= buf; *p != ' '; p++, b++)
 358     *b= *p;
 359   p++;
 360   *b= '\0';
 361   if (sep == NULL)
 362     {
 363       while (strlen(buf) < 6)
 364         strcat(buf, " ");
 365     }
 366   else
 367     strcat(buf, sep);
 368   strcat(buf, p);
 369   return(buf);
 370 }
 371
 372
 373 void
 374 t_uc51::print_regs(class cl_console *con)
 375 {
 376   t_addr start;
 377   uchar data;
 378
 379   start= sfr->get(PSW) & 0x18;
 380   //dump_memory(iram, &start, start+7, 8, /*sim->cmd_out()*/con, sim);
 381   iram->dump(start, start+7, 8, con);
 382   start= sfr->get(PSW) & 0x18;
 383   data= iram->get(iram->get(start));
 384   con->printf("%06x %02x %c",
 385               iram->get(start), data, isprint(data)?data:'.');
 386
 387   con->printf("  ACC= 0x%02x %3d %c  B= 0x%02x", sfr->get(ACC), sfr->get(ACC),
 388               isprint(sfr->get(ACC))?(sfr->get(ACC)):'.', sfr->get(B));
 389   eram2xram();
 390   data= get_mem(MEM_XRAM, sfr->get(DPH)*256+sfr->get(DPL));
 391   con->printf("   DPTR= 0x%02x%02x @DPTR= 0x%02x %3d %c\n", sfr->get(DPH),
 392               sfr->get(DPL), data, data, isprint(data)?data:'.');
 393
 394   data= iram->get(iram->get(start+1));
 395   con->printf("%06x %02x %c", iram->get(start+1), data,
 396               isprint(data)?data:'.');
 397   data= sfr->get(PSW);
 398   con->printf("  PSW= 0x%02x CY=%c AC=%c OV=%c P=%c\n", data,
 399               (data&bmCY)?'1':'0', (data&bmAC)?'1':'0',
 400               (data&bmOV)?'1':'0', (data&bmP)?'1':'0');
 401
 402   print_disass(PC, con);
 403 }
 404
 405
 406 bool
 407 t_uc51::extract_bit_address(t_addr bit_address,
 408                             class cl_mem **mem,
 409                             t_addr *mem_addr,
 410                             t_mem *bit_mask)
 411 {
 412   if (mem)
 413     *mem= sfr;
 414   if (bit_address > 0xff)
 415     return(DD_FALSE);
 416   if (bit_mask)
 417     *bit_mask= 1 << (bit_address % 8);
 418   if (mem_addr)
 419     {
 420       if (bit_address < 0x80)
 421         *mem_addr= bit_address/8 + 0x20;
 422       else
 423         *mem_addr= bit_address & 0xf8;
 424     }
 425   return(DD_TRUE);
 426 }
 427
 428
 429 /*
 430  * Resetting the micro-controller
 431  */
 432
 433 void
 434 t_uc51::reset(void)
 435 {
 436   cl_uc::reset();
 437
 438   clear_sfr();
 439
 440   result= resGO;
 441
 442   was_reti= DD_FALSE;
 443
 444   s_tr_t1    = 0;
 445   s_rec_t1   = 0;
 446   s_tr_tick  = 0;
 447   s_rec_tick = 0;
 448   s_in       = 0;
 449   s_out      = 0;
 450   s_sending  = DD_FALSE;
 451   s_receiving= DD_FALSE;
 452   s_rec_bit  = 0;
 453   s_tr_bit   = 0;
 454 }
 455
 456
 457 /*
 458  * Setting up SFR area to reset value
 459  */
 460
 461 void
 462 t_uc51::clear_sfr(void)
 463 {
 464   int i;
 465
 466   for (i= 0; i < SFR_SIZE; i++)
 467     sfr->set(i, 0);
 468   sfr->set(P0, 0xff);
 469   sfr->set(P1, 0xff);
 470   sfr->set(P2, 0xff);
 471   sfr->set(P3, 0xff);
 472   sfr->set(SP, 7);
 473   prev_p1= port_pins[1] & sfr->get(P1);
 474   prev_p3= port_pins[3] & sfr->get(P3);
 475 }
 476
 477
 478 /*
 479  * Analyzing code and settig up instruction map
 480  */
 481
 482 void
 483 t_uc51::analyze(t_addr addr)
 484 {
 485   uint code;
 486   struct dis_entry *tabl;
 487
 488   code= get_mem(MEM_ROM, addr);
 489   tabl= &(dis_tbl()[code]);
 490   while (!inst_at(addr) &&
 491          code != 0xa5 /* break point */)
 492     {
 493       set_inst_at(addr);
 494       switch (tabl->branch)
 495         {
 496         case 'a': // acall
 497           analyze((addr & 0xf800)|
 498                   ((get_mem(MEM_ROM, addr+1)&0x07)*256+
 499                    get_mem(MEM_ROM, addr+2)));
 500           analyze(addr+tabl->length);
 501           break;
 502         case 'A': // ajmp
 503           addr= (addr & 0xf800)|
 504             ((get_mem(MEM_ROM, addr+1) & 0x07)*256 + get_mem(MEM_ROM, addr+2));
 505           break;
 506         case 'l': // lcall
 507           analyze(get_mem(MEM_ROM, addr+1)*256 + get_mem(MEM_ROM, addr+2));
 508           analyze(addr+tabl->length);
 509           break;
 510         case 'L': // ljmp
 511           addr= get_mem(MEM_ROM, addr+1)*256 + get_mem(MEM_ROM, addr+2);
 512           break;
 513         case 'r': // reljmp (2nd byte)
 514           analyze((addr + (signed char)(get_mem(MEM_ROM, addr+1))) &
 515                   (EROM_SIZE - 1));
 516           analyze(addr+tabl->length);
 517           break;
 518         case 'R': // reljmp (3rd byte)
 519           analyze((addr+
 520                    (signed char)(get_mem(MEM_ROM, addr+2)))&(EROM_SIZE-1));
 521           analyze(addr+tabl->length);
 522           break;
 523         case 's': // sjmp
 524           {
 525             signed char target;
 526             target= get_mem(MEM_ROM, addr+1);
 527             addr+= 2;
 528             addr= (addr+target)&(EROM_SIZE-1);
 529             break;
 530           }
 531         case '_':
 532           return;
 533         default:
 534           addr= (addr+tabl->length) & (EROM_SIZE - 1);
 535           break;
 536         }
 537       code= get_mem(MEM_ROM, addr);
 538       tabl= &(dis_tbl()[code]);
 539     }
 540 }
 541
 542
 543 /*
 544  * Inform hardware elements that `cycles' machine cycles have elapsed
 545  */
 546
 547 int
 548 t_uc51::tick(int cycles)
 549 {
 550   int l;
 551
 552   cl_uc::tick(cycles);
 553   do_hardware(cycles);
 554   s_tr_tick+= (l= cycles * clock_per_cycle());
 555   s_rec_tick+= l;
 556   return(0);
 557 }
 558
 559
 560 /*
 561  * Correcting direct address
 562  *
 563  * This function returns address of addressed element which can be an IRAM
 564  * or an SFR.
 565  */
 566
 567 uchar *
 568 t_uc51::get_direct(t_mem addr, t_addr *ev_i, t_addr *ev_s)
 569 {
 570   if (addr < SFR_START)
 571     {
 572       return(&(iram->umem8[*ev_i= addr]));
 573       //return(&(MEM(MEM_IRAM)[*ev_i= addr]));
 574     }
 575   else
 576     {
 577       return(&(sfr->umem8[*ev_s= addr]));
 578       //return(&(MEM(MEM_SFR)[*ev_s= addr]));
 579     }
 580 }
 581
 582 /*
 583  * Calculating address of indirectly addressed IRAM cell
 584  * If CPU is 8051 and addr is over 127, it must be illegal!
 585  */
 586
 587 uchar *
 588 t_uc51::get_indirect(uchar addr, int *res)
 589 {
 590   if (addr >= SFR_START)
 591     *res= resINV_ADDR;
 592   else
 593     *res= resGO;
 594   return(&(iram->umem8[addr]));
 595   //return(&(MEM(MEM_IRAM)[addr]));
 596 }
 597
 598
 599 /*
 600  * Calculating address of specified register cell in IRAM
 601  */
 602
 603 uchar *
 604 t_uc51::get_reg(uchar regnum)
 605 {
 606   return(&(iram->umem8[(sfr->get(PSW) & (bmRS0|bmRS1)) |
 607                       (regnum & 0x07)]));
 608   //return(&(MEM(MEM_IRAM)[(sfr->get(PSW) & (bmRS0|bmRS1)) |
 609   //            (regnum & 0x07)]));
 610 }
 611
 612 uchar *
 613 t_uc51::get_reg(uchar regnum, t_addr *event)
 614 {
 615   return(&(iram->umem8[*event= (sfr->get(PSW) & (bmRS0|bmRS1)) |
 616                       (regnum & 0x07)]));
 617   //return(&(MEM(MEM_IRAM)[*event= (sfr->get(PSW) & (bmRS0|bmRS1)) |
 618   //            (regnum & 0x07)]));
 619 }
 620
 621
 622 /*
 623  * Calculating address of IRAM or SFR cell which contains addressed bit
 624  * Next function returns index of cell which contains addressed bit.
 625  */
 626
 627 uchar *
 628 t_uc51::get_bit(uchar bitaddr)
 629 {
 630   if (bitaddr < 128)
 631     {
 632       return(&(iram->umem8[(bitaddr/8)+32]));
 633       //return(&(MEM(MEM_IRAM)[(bitaddr/8)+32]));
 634     }
 635   return(&(iram->umem8[bitaddr & 0xf8]));
 636   //return(&(MEM(MEM_SFR)[bitaddr & 0xf8]));
 637 }
 638
 639 uchar *
 640 t_uc51::get_bit(uchar bitaddr, t_addr *ev_i, t_addr *ev_s)
 641 {
 642   if (bitaddr < 128)
 643     {
 644       return(&(iram->umem8[*ev_i= (bitaddr/8)+32]));
 645       //return(&(MEM(MEM_IRAM)[*ev_i= (bitaddr/8)+32]));
 646     }
 647   return(&(sfr->umem8[*ev_s= bitaddr & 0xf8]));
 648   //return(&(MEM(MEM_SFR)[*ev_s= bitaddr & 0xf8]));
 649 }
 650
 651 uchar
 652 t_uc51::get_bitidx(uchar bitaddr)
 653 {
 654   if (bitaddr < 128)
 655     return((bitaddr/8)+32);
 656   return(bitaddr & 0xf8);
 657 }
 658
 659
 660 /*
 661  * Processing write operation to IRAM
 662  *
 663  * It starts serial transmition if address is in SFR and it is
 664  * SBUF. Effect on IE is also checked.
 665  */
 666
 667 void
 668 t_uc51::proc_write(uchar *addr)
 669 {
 670   if (addr == &((sfr->umem8)[SBUF]))
 671     {
 672       s_out= sfr->get(SBUF);
 673       s_sending= DD_TRUE;
 674       s_tr_bit = 0;
 675       s_tr_tick= 0;
 676       s_tr_t1  = 0;
 677     }
 678   if (addr == &((sfr->umem8)[IE]))
 679     was_reti= DD_TRUE;
 680 }
 681
 682 void
 683 t_uc51::proc_write_sp(uchar val)
 684 {
 685   if (val > sp_max)
 686     sp_max= val;
 687   sp_avg= (sp_avg+val)/2;
 688 }
 689
 690
 691 /*
 692  * Reading IRAM or SFR, but if address points to a port, it reads
 693  * port pins instead of port latches
 694  */
 695
 696 uchar
 697 t_uc51::read(uchar *addr)
 698 {
 699   //if (addr == &(MEM(MEM_SFR)[P0]))
 700   if (addr == &(sfr->umem8[P0]))
 701     return(get_mem(MEM_SFR, P0) & port_pins[0]);
 702   //if (addr == &(MEM(MEM_SFR)[P1]))
 703   if (addr == &(sfr->umem8[P1]))
 704     return(get_mem(MEM_SFR, P1) & port_pins[1]);
 705   //if (addr == &(MEM(MEM_SFR)[P2]))
 706   if (addr == &(sfr->umem8[P2]))
 707     return(get_mem(MEM_SFR, P2) & port_pins[2]);
 708   //if (addr == &(MEM(MEM_SFR)[P3]))
 709   if (addr == &(sfr->umem8[P3]))
 710     return(get_mem(MEM_SFR, P3) & port_pins[3]);
 711   return(*addr);
 712 }
 713
 714
 715 /*
 716  * Fetching one instruction and executing it
 717  */
 718
 719 void
 720 t_uc51::pre_inst(void)
 721 {
 722   event_at.wi= (t_addr)-1;
 723   event_at.ri= (t_addr)-1;
 724   event_at.wx= (t_addr)-1;
 725   event_at.rx= (t_addr)-1;
 726   event_at.ws= (t_addr)-1;
 727   event_at.rs= (t_addr)-1;
 728   event_at.rc= (t_addr)-1;
 729 }
 730
 731 int
 732 t_uc51::exec_inst(void)
 733 {
 734   ulong code;
 735   int res;
 736
 737   //pr_inst();
 738   if (fetch(&code))
 739     return(resBREAKPOINT);
 740   tick(1);
 741   switch (code)
 742     {
 743     case 0x00: res= inst_nop(code); break;
 744     case 0x01: case 0x21: case 0x41: case 0x61:
 745     case 0x81: case 0xa1: case 0xc1: case 0xe1:res=inst_ajmp_addr(code);break;
 746     case 0x02: res= inst_ljmp(code); break;
 747     case 0x03: res= inst_rr(code); break;
 748     case 0x04: res= inst_inc_a(code); break;
 749     case 0x05: res= inst_inc_addr(code); break;
 750     case 0x06: case 0x07: res= inst_inc_$ri(code); break;
 751     case 0x08: case 0x09: case 0x0a: case 0x0b:
 752     case 0x0c: case 0x0d: case 0x0e: case 0x0f: res= inst_inc_rn(code); break;
 753     case 0x10: res= inst_jbc_bit_addr(code); break;
 754     case 0x11: case 0x31: case 0x51: case 0x71:
 755     case 0x91: case 0xb1: case 0xd1: case 0xf1:res=inst_acall_addr(code);break;
 756     case 0x12: res= inst_lcall(code, 0); break;
 757     case 0x13: res= inst_rrc(code); break;
 758     case 0x14: res= inst_dec_a(code); break;
 759     case 0x15: res= inst_dec_addr(code); break;
 760     case 0x16: case 0x17: res= inst_dec_$ri(code); break;
 761     case 0x18: case 0x19: case 0x1a: case 0x1b:
 762     case 0x1c: case 0x1d: case 0x1e: case 0x1f: res= inst_dec_rn(code); break;
 763     case 0x20: res= inst_jb_bit_addr(code); break;
 764     case 0x22: res= inst_ret(code); break;
 765     case 0x23: res= inst_rl(code); break;
 766     case 0x24: res= inst_add_a_$data(code); break;
 767     case 0x25: res= inst_add_a_addr(code); break;
 768     case 0x26: case 0x27: res= inst_add_a_$ri(code); break;
 769     case 0x28: case 0x29: case 0x2a: case 0x2b:
 770     case 0x2c: case 0x2d: case 0x2e: case 0x2f:res= inst_add_a_rn(code);break;
 771     case 0x30: res= inst_jnb_bit_addr(code); break;
 772     case 0x32: res= inst_reti(code); break;
 773     case 0x33: res= inst_rlc(code); break;
 774     case 0x34: res= inst_addc_a_$data(code); break;
 775     case 0x35: res= inst_addc_a_addr(code); break;
 776     case 0x36: case 0x37: res= inst_addc_a_$ri(code); break;
 777     case 0x38: case 0x39: case 0x3a: case 0x3b:
 778     case 0x3c: case 0x3d: case 0x3e: case 0x3f:res= inst_addc_a_rn(code);break;
 779     case 0x40: res= inst_jc_addr(code); break;
 780     case 0x42: res= inst_orl_addr_a(code); break;
 781     case 0x43: res= inst_orl_addr_$data(code); break;
 782     case 0x44: res= inst_orl_a_$data(code); break;
 783     case 0x45: res= inst_orl_a_addr(code); break;
 784     case 0x46: case 0x47: res= inst_orl_a_$ri(code); break;
 785     case 0x48: case 0x49: case 0x4a: case 0x4b:
 786     case 0x4c: case 0x4d: case 0x4e: case 0x4f: res= inst_orl_a_rn(code);break;
 787     case 0x50: res= inst_jnc_addr(code); break;
 788     case 0x52: res= inst_anl_addr_a(code); break;
 789     case 0x53: res= inst_anl_addr_$data(code); break;
 790     case 0x54: res= inst_anl_a_$data(code); break;
 791     case 0x55: res= inst_anl_a_addr(code); break;
 792     case 0x56: case 0x57: res= inst_anl_a_$ri(code); break;
 793     case 0x58: case 0x59: case 0x5a: case 0x5b:
 794     case 0x5c: case 0x5d: case 0x5e: case 0x5f: res= inst_anl_a_rn(code);break;
 795     case 0x60: res= inst_jz_addr(code); break;
 796     case 0x62: res= inst_xrl_addr_a(code); break;
 797     case 0x63: res= inst_xrl_addr_$data(code); break;
 798     case 0x64: res= inst_xrl_a_$data(code); break;
 799     case 0x65: res= inst_xrl_a_addr(code); break;
 800     case 0x66: case 0x67: res= inst_xrl_a_$ri(code); break;
 801     case 0x68: case 0x69: case 0x6a: case 0x6b:
 802     case 0x6c: case 0x6d: case 0x6e: case 0x6f: res= inst_xrl_a_rn(code);break;
 803     case 0x70: res= inst_jnz_addr(code); break;
 804     case 0x72: res= inst_orl_c_bit(code); break;
 805     case 0x73: res= inst_jmp_$a_dptr(code); break;
 806     case 0x74: res= inst_mov_a_$data(code); break;
 807     case 0x75: res= inst_mov_addr_$data(code); break;
 808     case 0x76: case 0x77: res= inst_mov_$ri_$data(code); break;
 809     case 0x78: case 0x79: case 0x7a: case 0x7b: case 0x7c:
 810     case 0x7d: case 0x7e: case 0x7f: res=inst_mov_rn_$data(code); break;
 811     case 0x80: res= inst_sjmp(code); break;
 812     case 0x82: res= inst_anl_c_bit(code); break;
 813     case 0x83: res= inst_movc_a_$a_pc(code); break;
 814     case 0x84: res= inst_div_ab(code); break;
 815     case 0x85: res= inst_mov_addr_addr(code); break;
 816     case 0x86: case 0x87: res= inst_mov_addr_$ri(code); break;
 817     case 0x88: case 0x89: case 0x8a: case 0x8b:
 818     case 0x8c: case 0x8d: case 0x8e: case 0x8f:res=inst_mov_addr_rn(code);break;
 819     case 0x90: res= inst_mov_dptr_$data(code); break;
 820     case 0x92: res= inst_mov_bit_c(code); break;
 821     case 0x93: res= inst_movc_a_$a_dptr(code); break;
 822     case 0x94: res= inst_subb_a_$data(code); break;
 823     case 0x95: res= inst_subb_a_addr(code); break;
 824     case 0x96: case 0x97: res= inst_subb_a_$ri(code); break;
 825     case 0x98: case 0x99: case 0x9a: case 0x9b:
 826     case 0x9c: case 0x9d: case 0x9e: case 0x9f:res= inst_subb_a_rn(code);break;
 827     case 0xa2: res= inst_mov_c_bit(code); break;
 828     case 0xa3: res= inst_inc_dptr(code); break;
 829     case 0xa4: res= inst_mul_ab(code); break;
 830     case 0xa5: res= inst_unknown(code); break;
 831     case 0xa6: case 0xa7: res= inst_mov_$ri_addr(code); break;
 832     case 0xa8: case 0xa9: case 0xaa: case 0xab:
 833     case 0xac: case 0xad: case 0xae: case 0xaf:res=inst_mov_rn_addr(code);break;
 834     case 0xb0: res= inst_anl_c_$bit(code); break;
 835     case 0xb2: res= inst_cpl_bit(code); break;
 836     case 0xb3: res= inst_cpl_c(code); break;
 837     case 0xb4: res= inst_cjne_a_$data_addr(code); break;
 838     case 0xb5: res= inst_cjne_a_addr_addr(code); break;
 839     case 0xb6: case 0xb7: res= inst_cjne_$ri_$data_addr(code); break;
 840     case 0xb8: case 0xb9: case 0xba: case 0xbb: case 0xbc:
 841     case 0xbd: case 0xbe: case 0xbf: res=inst_cjne_rn_$data_addr(code); break;
 842     case 0xc0: res= inst_push(code); break;
 843     case 0xc2: res= inst_clr_bit(code); break;
 844     case 0xc3: res= inst_clr_c(code); break;
 845     case 0xc4: res= inst_swap(code); break;
 846     case 0xc5: res= inst_xch_a_addr(code); break;
 847     case 0xc6: case 0xc7: res= inst_xch_a_$ri(code); break;
 848     case 0xc8: case 0xc9: case 0xca: case 0xcb:
 849     case 0xcc: case 0xcd: case 0xce: case 0xcf: res= inst_xch_a_rn(code);break;
 850     case 0xd0: res= inst_pop(code); break;
 851     case 0xd2: res= inst_setb_bit(code); break;
 852     case 0xd3: res= inst_setb_c(code); break;
 853     case 0xd4: res= inst_da_a(code); break;
 854     case 0xd5: res= inst_djnz_addr_addr(code); break;
 855     case 0xd6: case 0xd7: res= inst_xchd_a_$ri(code); break;
 856     case 0xd8: case 0xd9: case 0xda: case 0xdb: case 0xdc:
 857     case 0xdd: case 0xde: case 0xdf: res=inst_djnz_rn_addr(code); break;
 858     case 0xe0: res= inst_movx_a_$dptr(code); break;
 859     case 0xe2: case 0xe3: res= inst_movx_a_$ri(code); break;
 860     case 0xe4: res= inst_clr_a(code); break;
 861     case 0xe5: res= inst_mov_a_addr(code); break;
 862     case 0xe6: case 0xe7: res= inst_mov_a_$ri(code); break;
 863     case 0xe8: case 0xe9: case 0xea: case 0xeb:
 864     case 0xec: case 0xed: case 0xee: case 0xef: res= inst_mov_a_rn(code);break;
 865     case 0xf0: res= inst_movx_$dptr_a(code); break;
 866     case 0xf2: case 0xf3: res= inst_movx_$ri_a(code); break;
 867     case 0xf4: res= inst_cpl_a(code); break;
 868     case 0xf5: res= inst_mov_addr_a(code); break;
 869     case 0xf6: case 0xf7: res= inst_mov_$ri_a(code); break;
 870     case 0xf8: case 0xf9: case 0xfa: case 0xfb:
 871     case 0xfc: case 0xfd: case 0xfe: case 0xff: res= inst_mov_rn_a(code);break;
 872     default:
 873       res= inst_unknown(code);
 874       break;
 875     }
 876   //post_inst();
 877   return(res);
 878 }
 879
 880
 881 /*
 882  * Simulating execution of next instruction
 883  *
 884  * This is an endless loop if requested number of steps is negative.
 885  * In this case execution is stopped if an instruction results other
 886  * status than GO. Execution can be stopped if `cmd_in' is not NULL
 887  * and there is input available on that file. It is usefull if the
 888  * command console is on a terminal. If input is available then a
 889  * complete line is read and dropped out because input is buffered
 890  * (inp_avail will be TRUE if ENTER is pressed) and it can confuse
 891  * command interepter.
 892  */
 893
 894 int
 895 t_uc51::do_inst(int step)
 896 {
 897   result= resGO;
 898   while ((result == resGO) &&
 899          (state != stPD) &&
 900          (step != 0))
 901     {
 902       if (step > 0)
 903         step--;
 904       if (state == stGO)
 905         {
 906           was_reti= DD_FALSE;
 907           pre_inst();
 908           result= exec_inst();
 909           post_inst();
 910           if (result == resGO)
 911             result= check_events();
 912         }
 913       else
 914         {
 915           // tick hw in idle state
 916           post_inst();
 917           tick(1);
 918         }
 919       if (result == resGO)
 920         {
 921           int res;
 922           if ((res= do_interrupt()) != resGO)
 923             result= res;
 924           else
 925             result= idle_pd();
 926         }
 927       if ((step < 0) &&
 928           ((ticks->ticks % 100000) < 50))
 929         {
 930           if (sim->cmd->input_avail_on_frozen())
 931             {
 932               result= resUSER;
 933             }
 934           else
 935             if (sim->cmd->input_avail())
 936               break;
 937         }
 938       if (((result == resINTERRUPT) &&
 939            stop_at_it) ||
 940           result >= resSTOP)
 941         {
 942           sim->stop(result);
 943           break;
 944         }
 945     }
 946   if (state == stPD)
 947     {
 948       //FIXME: tick outsiders eg. watchdog
 949       if (sim->cmd->input_avail_on_frozen())
 950         {
 951           //fprintf(stderr,"uc: inp avail in PD mode, user stop\n");
 952           result= resUSER;
 953           sim->stop(result);
 954         }
 955     }
 956   return(result);
 957 }
 958
 959 void
 960 t_uc51::post_inst(void)
 961 {
 962   uint tcon= sfr->get(TCON);
 963   uint p3= sfr->get(P3);
 964
 965   set_p_flag();
 966
 967   // Read of SBUF must be serial input data
 968   sfr->set(SBUF, s_in);
 969
 970   // Setting up external interrupt request bits (IEx)
 971   if ((tcon & bmIT0))
 972     {
 973       // IE0 edge triggered
 974       if ((prev_p3 & bm_INT0) &&
 975           !(p3 & port_pins[3] & bm_INT0))
 976         // falling edge on INT0
 977         {
 978           sim->cmd->debug("%g sec (%d clks): "
 979                           "Falling edge detected on INT0 (P3.2)\n",
 980                           get_rtime(), ticks->ticks);
 981           sfr->set_bit1(TCON, bmIE0);
 982         }
 983     }
 984   else
 985     {
 986       // IE0 level triggered
 987       if (p3 & port_pins[3] & bm_INT0)
 988         sfr->set_bit0(TCON, bmIE0);
 989       else
 990         sfr->set_bit1(TCON, bmIE0);
 991     }
 992   if ((tcon & bmIT1))
 993     {
 994       // IE1 edge triggered
 995       if ((prev_p3 & bm_INT1) &&
 996           !(p3 & port_pins[3] & bm_INT1))
 997         // falling edge on INT1
 998         sfr->set_bit1(TCON, bmIE1);
 999     }
1000   else
1001     {
1002       // IE1 level triggered
1003       if (p3 & port_pins[3] & bm_INT1)
1004         sfr->set_bit0(TCON, bmIE1);
1005       else
1006         sfr->set_bit1(TCON, bmIE1);
1007     }
1008   prev_p3= p3 & port_pins[3];
1009   prev_p1= p3 & port_pins[1];
1010 }
1011
1012
1013 /*
1014  * Setting up parity flag
1015  */
1016
1017 void
1018 t_uc51::set_p_flag(void)
1019 {
1020   bool p;
1021   int i;
1022   uchar uc;
1023
1024   p = DD_FALSE;
1025   uc= sfr->get(ACC);
1026   for (i= 0; i < 8; i++)
1027     {
1028       if (uc & 1)
1029         p= !p;
1030       uc>>= 1;
1031     }
1032   SET_BIT(p, PSW, bmP);
1033 }
1034
1035 /*
1036  * Simulating hardware elements
1037  */
1038
1039 int
1040 t_uc51::do_hardware(int cycles)
1041 {
1042   int res;
1043
1044   if ((res= do_timers(cycles)) != resGO)
1045     return(res);
1046   if ((res= do_serial(cycles)) != resGO)
1047     return(res);
1048   return(do_wdt(cycles));
1049 }
1050
1051
1052 /*
1053  *
1054  */
1055
1056 int
1057 t_uc51::serial_bit_cnt(int mode)
1058 {
1059   int /*mode,*/ divby= 12;
1060   int *tr_src= 0, *rec_src= 0;
1061
1062   //mode= sfr->get(SCON) >> 6;
1063   switch (mode)
1064     {
1065     case 0:
1066       divby  = 12;
1067       tr_src = &s_tr_tick;
1068       rec_src= &s_rec_tick;
1069       break;
1070     case 1:
1071     case 3:
1072       divby  = (sfr->get(PCON)&bmSMOD)?16:32;
1073       tr_src = &s_tr_t1;
1074       rec_src= &s_rec_t1;
1075       break;
1076     case 2:
1077       divby  = (sfr->get(PCON)&bmSMOD)?16:32;
1078       tr_src = &s_tr_tick;
1079       rec_src= &s_rec_tick;
1080       break;
1081     }
1082   if (s_sending)
1083     {
1084       while (*tr_src >= divby)
1085         {
1086           (*tr_src)-= divby;
1087           s_tr_bit++;
1088         }
1089     }
1090   if (s_receiving)
1091     {
1092       while (*rec_src >= divby)
1093         {
1094           (*rec_src)-= divby;
1095           s_rec_bit++;
1096         }
1097     }
1098   return(0);
1099 }
1100
1101
1102 /*
1103  * Simulating serial line
1104  */
1105
1106 int
1107 t_uc51::do_serial(int cycles)
1108 {
1109   int mode, bits= 8;
1110   char c;
1111   uint scon= sfr->get(SCON);
1112
1113   mode= scon >> 6;
1114   switch (mode)
1115     {
1116     case 0:
1117       bits= 8;
1118       break;
1119     case 1:
1120       bits= 10;
1121       break;
1122     case 2:
1123     case 3:
1124       bits= 11;
1125       break;
1126     }
1127   serial_bit_cnt(mode);
1128   if (s_sending &&
1129       (s_tr_bit >= bits))
1130     {
1131       s_sending= DD_FALSE;
1132       sfr->set_bit1(SCON, bmTI);
1133       if (serial_out)
1134         {
1135           putc(s_out, serial_out);
1136           fflush(serial_out);
1137         }
1138       s_tr_bit-= bits;
1139     }
1140   if ((scon & bmREN) &&
1141       serial_in &&
1142       !s_receiving)
1143     {
1144       fd_set set; static struct timeval timeout= {0,0};
1145       FD_ZERO(&set);
1146       FD_SET(fileno(serial_in), &set);
1147       int i= select(fileno(serial_in)+1, &set, NULL, NULL, &timeout);
1148       if (i > 0 &&
1149           FD_ISSET(fileno(serial_in), &set))
1150         {
1151           s_receiving= DD_TRUE;
1152           s_rec_bit= 0;
1153           s_rec_tick= s_rec_t1= 0;
1154         }
1155     }
1156   if (s_receiving &&
1157       (s_rec_bit >= bits))
1158     {
1159       if (::read(fileno(serial_in), &c, 1) == 1)
1160         {
1161           s_in= c;
1162           sfr->set(SBUF, s_in);
1163           received(c);
1164         }
1165       s_receiving= DD_FALSE;
1166       s_rec_bit-= bits;
1167     }
1168   return(resGO);
1169 }
1170
1171 void
1172 t_uc51::received(int c)
1173 {
1174   sfr->set_bit1(SCON, bmRI);
1175 }
1176
1177
1178 /*
1179  * Simulating timers
1180  */
1181
1182 int
1183 t_uc51::do_timers(int cycles)
1184 {
1185   int res;
1186
1187   if ((res= do_timer0(cycles)) != resGO)
1188     return(res);
1189   return(do_timer1(cycles));
1190 }
1191
1192
1193 /*
1194  * Simulating timer 0
1195  */
1196
1197 int
1198 t_uc51::do_timer0(int cycles)
1199 {
1200   uint tmod= sfr->get(TMOD);
1201   uint tcon= sfr->get(TCON);
1202   uint p3= sfr->get(P3);
1203
1204   if (((tmod & bmGATE0) &&
1205        (p3 & port_pins[3] & bm_INT0)) ||
1206       (tcon & bmTR0))
1207     {
1208       if (!(tmod & bmC_T0) ||
1209           ((prev_p3 & bmT0) &&
1210            !(p3 & port_pins[3] & bmT0)))
1211         {
1212           if (!(tmod & bmM00) &&
1213               !(tmod & bmM10))
1214             {
1215               if (tmod & bmC_T0)
1216                 cycles= 1;
1217               while (cycles--)
1218                 {
1219                   // mod 0, TH= 8 bit t/c, TL= 5 bit precounter
1220                   //(MEM(MEM_SFR)[TL0])++;
1221                   sfr->add(TL0, 1);
1222                   if ((sfr->get(TL0) & 0x1f) == 0)
1223                     {
1224                       //sfr->set_bit0(TL0, ~0x1f);
1225                       sfr->set(TL0, 0);
1226                       if (!/*++(MEM(MEM_SFR)[TH0])*/sfr->add(TH0, 1))
1227                         {
1228                           sfr->set_bit1(TCON, bmTF0);
1229                           t0_overflow();
1230                         }
1231                     }
1232                 }
1233             }
1234           else if ((tmod & bmM00) &&
1235                    !(tmod & bmM10))
1236             {
1237               if (tmod & bmC_T0)
1238                 cycles= 1;
1239               while (cycles--)
1240                 {
1241                   // mod 1 TH+TL= 16 bit t/c
1242                   if (!/*++(MEM(MEM_SFR)[TL0])*/sfr->add(TL0, 1))
1243                     {
1244                       if (!/*++(MEM(MEM_SFR)[TH0])*/sfr->add(TH0, 1))
1245                         {
1246                           sfr->set_bit1(TCON, bmTF0);
1247                           t0_overflow();
1248                         }
1249                     }
1250                 }
1251             }
1252           else if (!(tmod & bmM00) &&
1253                    (tmod & bmM10))
1254             {
1255               if (tmod & bmC_T0)
1256                 cycles= 1;
1257               while (cycles--)
1258                 {
1259                   // mod 2 TL= 8 bit t/c auto reload from TH
1260                   if (!/*++(MEM(MEM_SFR)[TL0])*/sfr->add(TL0, 1))
1261                     {
1262                       sfr->set(TL0, sfr->get(TH0));
1263                       sfr->set_bit1(TCON, bmTF0);
1264                       t0_overflow();
1265                     }
1266                 }
1267             }
1268           else
1269             {
1270               // mod 3 TL= 8 bit t/c
1271               //       TH= 8 bit timer controlled with T1's bits
1272               if (!/*++(MEM(MEM_SFR)[TL0])*/sfr->add(TL0, 1))
1273                 {
1274                   sfr->set_bit1(TCON, bmTF0);
1275                   t0_overflow();
1276                 }
1277             }
1278         }
1279     }
1280   if ((tmod & bmM00) &&
1281       (tmod & bmM10))
1282     {
1283       if (((tmod & bmGATE1) &&
1284            (p3 & port_pins[3] & bm_INT1)) ||
1285           (tcon & bmTR1))
1286         {
1287           if (!/*++(MEM(MEM_SFR)[TH0])*/sfr->add(TH0, 1))
1288             {
1289               sfr->set_bit1(TCON, bmTF1);
1290               s_tr_t1++;
1291               s_rec_t1++;
1292               t0_overflow();
1293             }
1294         }
1295     }
1296   return(resGO);
1297 }
1298
1299 /*
1300  * Called every time when T0 overflows
1301  */
1302
1303 int
1304 t_uc51::t0_overflow(void)
1305 {
1306   return(0);
1307 }
1308
1309
1310 /*
1311  * Simulating timer 1
1312  */
1313
1314 int
1315 t_uc51::do_timer1(int cycles)
1316 {
1317   uint tmod= sfr->get(TMOD);
1318   uint tcon= sfr->get(TCON);
1319   uint p3= sfr->get(P3);
1320
1321   if (((tmod & bmGATE1) &&
1322        (p3 & port_pins[3] & bm_INT1)) ||
1323       (tcon & bmTR1))
1324     {
1325       if (!(tmod & bmC_T1) ||
1326           ((prev_p3 & bmT1) &&
1327            !(p3 & port_pins[3] & bmT1)))
1328         {
1329           if (!(tmod & bmM01) &&
1330               !(tmod & bmM11))
1331             {
1332               if (tmod & bmC_T0)
1333                 cycles= 1;
1334               while (cycles--)
1335                 {
1336                   // mod 0, TH= 8 bit t/c, TL= 5 bit precounter
1337                   if (/*++(MEM(MEM_SFR)[TL1])*/(sfr->add(TL1, 1) & 0x1f) == 0)
1338                     {
1339                       //sfr->set_bit0(TL1, ~0x1f);
1340                       sfr->set(TL1, 0);
1341                       if (!/*++(MEM(MEM_SFR)[TH1])*/sfr->add(TH1, 1))
1342                         {
1343                           sfr->set_bit1(TCON, bmTF1);
1344                           s_tr_t1++;
1345                           s_rec_t1++;
1346                         }
1347                     }
1348                 }
1349             }
1350           else if ((tmod & bmM01) &&
1351                    !(tmod & bmM11))
1352             {
1353               if (tmod & bmC_T0)
1354                 cycles= 1;
1355               while (cycles--)
1356                 {
1357                   // mod 1 TH+TL= 16 bit t/c
1358                   if (!/*++(MEM(MEM_SFR)[TL1])*/sfr->add(TL1, 1))
1359                     if (!/*++(MEM(MEM_SFR)[TH1])*/sfr->add(TH1, 1))
1360                       {
1361                         sfr->set_bit1(TCON, bmTF1);
1362                         s_tr_t1++;
1363                         s_rec_t1++;
1364                       }
1365                 }
1366             }
1367           else if (!(tmod & bmM01) &&
1368                    (tmod & bmM11))
1369             {
1370               if (tmod & bmC_T1)
1371                 cycles= 1;
1372               while (cycles--)
1373                 {
1374                   // mod 2 TL= 8 bit t/c auto reload from TH
1375                   if (!/*++(MEM(MEM_SFR)[TL1])*/sfr->add(TL1, 1))
1376                     {
1377                       sfr->set(TL1, sfr->get(TH1));
1378                       sfr->set_bit1(TCON, bmTF1);
1379                       s_tr_t1++;
1380                       s_rec_t1++;
1381                     }
1382                 }
1383             }
1384           else
1385             // mod 3 stop
1386             ;
1387         }
1388     }
1389   return(resGO);
1390 }
1391
1392
1393 /*
1394  * Abstract method to handle WDT
1395  */
1396
1397 int
1398 t_uc51::do_wdt(int cycles)
1399 {
1400   return(resGO);
1401 }
1402
1403
1404 /*
1405  * Checking for interrupt requests and accept one if needed
1406  */
1407
1408 int
1409 t_uc51::do_interrupt(void)
1410 {
1411   int i, ie= 0;
1412
1413   if (was_reti)
1414     {
1415       was_reti= DD_FALSE;
1416       return(resGO);
1417     }
1418   if (!((ie= sfr->get(IE)) & bmEA))
1419     return(resGO);
1420   class it_level *il= (class it_level *)(it_levels->top()), *IL= 0;
1421   for (i= 0; i < it_sources->count; i++)
1422     {
1423       class cl_it_src *is= (class cl_it_src *)(it_sources->at(i));
1424       if (is->is_active() &&
1425           (ie & is->ie_mask) &&
1426           (sfr->get(is->src_reg) & is->src_mask))
1427         {
1428           int pr= it_priority(is->ie_mask);
1429           if (il->level >= 0 &&
1430               pr <= il->level)
1431             continue;
1432           if (state == stIDLE)
1433             {
1434               state= stGO;
1435               sfr->set_bit0(PCON, bmIDL);
1436               was_reti= 1;
1437               return(resGO);
1438             }
1439           if (is->clr_bit)
1440             sfr->set_bit0(is->src_reg, is->src_mask);
1441           sim->cmd->debug("%g sec (%d clks): "
1442                           "Accepting interrupt `%s' PC= 0x%06x\n",
1443                           get_rtime(), ticks->ticks, is->name, PC);
1444           IL= new it_level(pr, is->addr, PC, is);
1445           return(accept_it(IL));
1446         }
1447     }
1448   return(resGO);
1449 }
1450
1451 int
1452 t_uc51::it_priority(uchar ie_mask)
1453 {
1454   if (sfr->get(IP) & ie_mask)
1455     return(1);
1456   return(0);
1457 }
1458
1459
1460 /*
1461  * Accept an interrupt
1462  */
1463
1464 int
1465 t_uc51::accept_it(class it_level *il)
1466 {
1467   state= stGO;
1468   sfr->set_bit0(PCON, bmIDL);
1469   it_levels->push(il);
1470   tick(1);
1471   int res= inst_lcall(0, il->addr);
1472   if (res != resGO)
1473     return(res);
1474   else
1475     return(resINTERRUPT);
1476 }
1477
1478
1479 /*
1480  * Checking if Idle or PowerDown mode should be activated
1481  */
1482
1483 int
1484 t_uc51::idle_pd(void)
1485 {
1486   uint pcon= sfr->get(PCON);
1487
1488   if (technology != CPU_CMOS)
1489     return(resGO);
1490   if (pcon & bmIDL)
1491     {
1492       if (state != stIDLE)
1493         sim->cmd->debug("%g sec (%d clks): CPU in Idle mode\n",
1494                         get_rtime(), ticks->ticks);
1495       state= stIDLE;
1496       //was_reti= 1;
1497     }
1498   if (pcon & bmPD)
1499     {
1500       if (state != stPD)
1501         sim->cmd->debug("%g sec (%d clks): CPU in PowerDown mode\n",
1502                         get_rtime(), ticks->ticks);
1503       state= stPD;
1504     }
1505   return(resGO);
1506 }
1507
1508
1509 /*
1510  * Checking if EVENT break happened
1511  */
1512
1513 int
1514 t_uc51::check_events(void)
1515 {
1516   int i;
1517   class cl_ev_brk *eb;
1518
1519   if (!ebrk->count)
1520     return(resGO);
1521   for (i= 0; i < ebrk->count; i++)
1522     {
1523       eb= (class cl_ev_brk *)(ebrk->at(i));
1524       if (eb->match(&event_at))
1525         return(resBREAKPOINT);
1526     }
1527   return(resGO);
1528 }
1529
1530
1531 /*
1532  * Simulating an unknown instruction
1533  *
1534  * Normally this function is called for unimplemented instructions, because
1535  * every instruction must be known!
1536  */
1537
1538 int
1539 t_uc51::inst_unknown(uchar code)
1540 {
1541   PC--;
1542   if (1)//debug)// && sim->cmd_out())
1543     sim->cmd->debug("Unknown instruction %02x at %06x\n", code, PC);
1544   return(resHALT);
1545 }
1546
1547
1548 /*
1549  * 0x00 1 12 NOP
1550  */
1551
1552 int
1553 t_uc51::inst_nop(uchar code)
1554 {
1555   return(resGO);
1556 }
1557
1558
1559 /*
1560  * 0xe4 1 12 CLR A
1561  */
1562
1563 int
1564 t_uc51::inst_clr_a(uchar code)
1565 {
1566   ulong d= 0;
1567
1568   sfr->write(ACC, &d);
1569   return(resGO);
1570 }
1571
1572
1573 /*
1574  * 0xc4 1 1 SWAP A
1575  */
1576
1577 int
1578 t_uc51::inst_swap(uchar code)
1579 {
1580   uchar temp;
1581
1582   temp= (sfr->read(ACC) >> 4) & 0x0f;
1583   sfr->set(ACC, (sfr->get(ACC) << 4) | temp);
1584   return(resGO);
1585 }
1586
1587
1588 /* End of s51.src/uc51.cc */