git.gag.com Git - fw/sdcc/blob - sim/ucsim/s51.src/glob.cc

   1 /*
   2  * Simulator of microcontrollers (glob.cc)
   3  *
   4  * Copyright (C) 1999,99 Drotos Daniel, Talker Bt.
   5  *
   6  * To contact author send email to drdani@mazsola.iit.uni-miskolc.hu
   7  *
   8  */
   9
  10 /* This file is part of microcontroller simulator: ucsim.
  11
  12 UCSIM is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 2 of the License, or
  15 (at your option) any later version.
  16
  17 UCSIM is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with UCSIM; see the file COPYING.  If not, write to the Free
  24 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
  25 02111-1307, USA. */
  26 /*@1@*/
  27
  28
  29 #include <stdio.h>
  30
  31 #include "stypes.h"
  32
  33
  34 /*
  35  * Names of instructions
  36  */
  37
  38 struct dis_entry disass_51[]= {
  39   { 0x00, 0xff, ' ', 1, "NOP"},
  40   { 0x01, 0xff, 'A', 2, "AJMP %A"},
  41   { 0x02, 0xff, 'L', 3, "LJMP %l"},
  42   { 0x03, 0xff, ' ', 1, "RR A"},
  43   { 0x04, 0xff, ' ', 1, "INC A"},
  44   { 0x05, 0xff, ' ', 2, "INC %a"},
  45   { 0x06, 0xff, ' ', 1, "INC @R0"},
  46   { 0x07, 0xff, ' ', 1, "INC @R1"},
  47   { 0x08, 0xff, ' ', 1, "INC R0"},
  48   { 0x09, 0xff, ' ', 1, "INC R1"},
  49   { 0x0a, 0xff, ' ', 1, "INC R2"},
  50   { 0x0b, 0xff, ' ', 1, "INC R3"},
  51   { 0x0c, 0xff, ' ', 1, "INC R4"},
  52   { 0x0d, 0xff, ' ', 1, "INC R5"},
  53   { 0x0e, 0xff, ' ', 1, "INC R6"},
  54   { 0x0f, 0xff, ' ', 1, "INC R7"},
  55   { 0x10, 0xff, 'R', 3, "JBC %b,%R"},
  56   { 0x11, 0xff, 'a', 2, "ACALL %A"},
  57   { 0x12, 0xff, 'l', 3, "LCALL %l"},
  58   { 0x13, 0xff, ' ', 1, "RRC A"},
  59   { 0x14, 0xff, ' ', 1, "DEC A"},
  60   { 0x15, 0xff, ' ', 2, "DEC %a"},
  61   { 0x16, 0xff, ' ', 1, "DEC @R0"},
  62   { 0x17, 0xff, ' ', 1, "DEC @R1"},
  63   { 0x18, 0xff, ' ', 1, "DEC R0"},
  64   { 0x19, 0xff, ' ', 1, "DEC R1"},
  65   { 0x1a, 0xff, ' ', 1, "DEC R2"},
  66   { 0x1b, 0xff, ' ', 1, "DEC R3"},
  67   { 0x1c, 0xff, ' ', 1, "DEC R4"},
  68   { 0x1d, 0xff, ' ', 1, "DEC R5"},
  69   { 0x1e, 0xff, ' ', 1, "DEC R6"},
  70   { 0x1f, 0xff, ' ', 1, "DEC R7"},
  71   { 0x20, 0xff, 'R', 3, "JB %b,%R"},
  72   { 0x21, 0xff, 'A', 2, "AJMP %A"},
  73   { 0x22, 0xff, '_', 1, "RET"},
  74   { 0x23, 0xff, ' ', 1, "RL A"},
  75   { 0x24, 0xff, ' ', 2, "ADD A,#%d"},
  76   { 0x25, 0xff, ' ', 2, "ADD A,%a"},
  77   { 0x26, 0xff, ' ', 1, "ADD A,@R0"},
  78   { 0x27, 0xff, ' ', 1, "ADD A,@R1"},
  79   { 0x28, 0xff, ' ', 1, "ADD A,R0"},
  80   { 0x29, 0xff, ' ', 1, "ADD A,R1"},
  81   { 0x2a, 0xff, ' ', 1, "ADD A,R2"},
  82   { 0x2b, 0xff, ' ', 1, "ADD A,R3"},
  83   { 0x2c, 0xff, ' ', 1, "ADD A,R4"},
  84   { 0x2d, 0xff, ' ', 1, "ADD A,R5"},
  85   { 0x2e, 0xff, ' ', 1, "ADD A,R6"},
  86   { 0x2f, 0xff, ' ', 1, "ADD A,R7"},
  87   { 0x30, 0xff, 'R', 3, "JNB %b,%R"},
  88   { 0x31, 0xff, 'a', 2, "ACALL %A"},
  89   { 0x32, 0xff, '_', 1, "RETI"},
  90   { 0x33, 0xff, ' ', 1, "RLC A"},
  91   { 0x34, 0xff, ' ', 2, "ADDC A,#%d"},
  92   { 0x35, 0xff, ' ', 2, "ADDC A,%a"},
  93   { 0x36, 0xff, ' ', 1, "ADDC A,@R0"},
  94   { 0x37, 0xff, ' ', 1, "ADDC A,@R1"},
  95   { 0x38, 0xff, ' ', 1, "ADDC A,R0"},
  96   { 0x39, 0xff, ' ', 1, "ADDC A,R1"},
  97   { 0x3a, 0xff, ' ', 1, "ADDC A,R2"},
  98   { 0x3b, 0xff, ' ', 1, "ADDC A,R3"},
  99   { 0x3c, 0xff, ' ', 1, "ADDC A,R4"},
 100   { 0x3d, 0xff, ' ', 1, "ADDC A,R5"},
 101   { 0x3e, 0xff, ' ', 1, "ADDC A,R6"},
 102   { 0x3f, 0xff, ' ', 1, "ADDC A,R7"},
 103   { 0x40, 0xff, 'r', 2, "JC %r"},
 104   { 0x41, 0xff, 'A', 2, "AJMP %A"},
 105   { 0x42, 0xff, ' ', 2, "ORL %a,A"},
 106   { 0x43, 0xff, ' ', 3, "ORL %a,#%D"},
 107   { 0x44, 0xff, ' ', 2, "ORL A,#%d"},
 108   { 0x45, 0xff, ' ', 2, "ORL A,%a"},
 109   { 0x46, 0xff, ' ', 1, "ORL A,@R0"},
 110   { 0x47, 0xff, ' ', 1, "ORL A,@R1"},
 111   { 0x48, 0xff, ' ', 1, "ORL A,R0"},
 112   { 0x49, 0xff, ' ', 1, "ORL A,R1"},
 113   { 0x4a, 0xff, ' ', 1, "ORL A,R2"},
 114   { 0x4b, 0xff, ' ', 1, "ORL A,R3"},
 115   { 0x4c, 0xff, ' ', 1, "ORL A,R4"},
 116   { 0x4d, 0xff, ' ', 1, "ORL A,R5"},
 117   { 0x4e, 0xff, ' ', 1, "ORL A,R6"},
 118   { 0x4f, 0xff, ' ', 1, "ORL A,R7"},
 119   { 0x50, 0xff, 'r', 2, "JNC %r"},
 120   { 0x51, 0xff, 'a', 2, "ACALL %A"},
 121   { 0x52, 0xff, ' ', 2, "ANL %a,A"},
 122   { 0x53, 0xff, ' ', 3, "ANL %a,#%D"},
 123   { 0x54, 0xff, ' ', 2, "ANL A,#%d"},
 124   { 0x55, 0xff, ' ', 2, "ANL A,%a"},
 125   { 0x56, 0xff, ' ', 1, "ANL A,@R0"},
 126   { 0x57, 0xff, ' ', 1, "ANL A,@R1"},
 127   { 0x58, 0xff, ' ', 1, "ANL A,R0"},
 128   { 0x59, 0xff, ' ', 1, "ANL A,R1"},
 129   { 0x5a, 0xff, ' ', 1, "ANL A,R2"},
 130   { 0x5b, 0xff, ' ', 1, "ANL A,R3"},
 131   { 0x5c, 0xff, ' ', 1, "ANL A,R4"},
 132   { 0x5d, 0xff, ' ', 1, "ANL A,R5"},
 133   { 0x5e, 0xff, ' ', 1, "ANL A,R6"},
 134   { 0x5f, 0xff, ' ', 1, "ANL A,R7"},
 135   { 0x60, 0xff, 'r', 2, "JZ %r"},
 136   { 0x61, 0xff, 'A', 2, "AJMP %A"},
 137   { 0x62, 0xff, ' ', 2, "XRL %a,A"},
 138   { 0x63, 0xff, ' ', 3, "XRL %a,#%D"},
 139   { 0x64, 0xff, ' ', 2, "XRL A,#%d"},
 140   { 0x65, 0xff, ' ', 2, "XRL A,%a"},
 141   { 0x66, 0xff, ' ', 1, "XRL A,@R0"},
 142   { 0x67, 0xff, ' ', 1, "XRL A,@R1"},
 143   { 0x68, 0xff, ' ', 1, "XRL A,R0"},
 144   { 0x69, 0xff, ' ', 1, "XRL A,R1"},
 145   { 0x6a, 0xff, ' ', 1, "XRL A,R2"},
 146   { 0x6b, 0xff, ' ', 1, "XRL A,R3"},
 147   { 0x6c, 0xff, ' ', 1, "XRL A,R4"},
 148   { 0x6d, 0xff, ' ', 1, "XRL A,R5"},
 149   { 0x6e, 0xff, ' ', 1, "XRL A,R6"},
 150   { 0x6f, 0xff, ' ', 1, "XRL A,R7"},
 151   { 0x70, 0xff, 'r', 2, "JNZ %r"},
 152   { 0x71, 0xff, 'a', 2, "ACALL %A"},
 153   { 0x72, 0xff, ' ', 2, "ORL C,%b"},
 154   { 0x73, 0xff, '_', 1, "JMP @A+DPTR"},
 155   { 0x74, 0xff, ' ', 2, "MOV A,#%d"},
 156   { 0x75, 0xff, ' ', 3, "MOV %a,#%D"},
 157   { 0x76, 0xff, ' ', 2, "MOV @R0,#%d"},
 158   { 0x77, 0xff, ' ', 2, "MOV @R1,#%d"},
 159   { 0x78, 0xff, ' ', 2, "MOV R0,#%d"},
 160   { 0x79, 0xff, ' ', 2, "MOV R1,#%d"},
 161   { 0x7a, 0xff, ' ', 2, "MOV R2,#%d"},
 162   { 0x7b, 0xff, ' ', 2, "MOV R3,#%d"},
 163   { 0x7c, 0xff, ' ', 2, "MOV R4,#%d"},
 164   { 0x7d, 0xff, ' ', 2, "MOV R5,#%d"},
 165   { 0x7e, 0xff, ' ', 2, "MOV R6,#%d"},
 166   { 0x7f, 0xff, ' ', 2, "MOV R7,#%d"},
 167   { 0x80, 0xff, 's', 2, "SJMP %r"},
 168   { 0x81, 0xff, 'A', 2, "AJMP %A"},
 169   { 0x82, 0xff, ' ', 2, "ANL C,%b"},
 170   { 0x83, 0xff, ' ', 1, "MOVC A,@A+PC"},
 171   { 0x84, 0xff, ' ', 1, "DIV AB"},
 172   { 0x85, 0xff, ' ', 3, "MOV %8,%a"},
 173   { 0x86, 0xff, ' ', 2, "MOV %a,@R0"},
 174   { 0x87, 0xff, ' ', 2, "MOV %a,@R1"},
 175   { 0x88, 0xff, ' ', 2, "MOV %a,R0"},
 176   { 0x89, 0xff, ' ', 2, "MOV %a,R1"},
 177   { 0x8a, 0xff, ' ', 2, "MOV %a,R2"},
 178   { 0x8b, 0xff, ' ', 2, "MOV %a,R3"},
 179   { 0x8c, 0xff, ' ', 2, "MOV %a,R4"},
 180   { 0x8d, 0xff, ' ', 2, "MOV %a,R5"},
 181   { 0x8e, 0xff, ' ', 2, "MOV %a,R6"},
 182   { 0x8f, 0xff, ' ', 2, "MOV %a,R7"},
 183   { 0x90, 0xff, ' ', 3, "MOV DPTR,#%6"},
 184   { 0x91, 0xff, 'a', 2, "ACALL %A"},
 185   { 0x92, 0xff, ' ', 2, "MOV %b,C"},
 186   { 0x93, 0xff, ' ', 1, "MOVC A,@A+DPTR"},
 187   { 0x94, 0xff, ' ', 2, "SUBB A,#%d"},
 188   { 0x95, 0xff, ' ', 2, "SUBB A,%a"},
 189   { 0x96, 0xff, ' ', 1, "SUBB A,@R0"},
 190   { 0x97, 0xff, ' ', 1, "SUBB A,@R1"},
 191   { 0x98, 0xff, ' ', 1, "SUBB A,R0"},
 192   { 0x99, 0xff, ' ', 1, "SUBB A,R1"},
 193   { 0x9a, 0xff, ' ', 1, "SUBB A,R2"},
 194   { 0x9b, 0xff, ' ', 1, "SUBB A,R3"},
 195   { 0x9c, 0xff, ' ', 1, "SUBB A,R4"},
 196   { 0x9d, 0xff, ' ', 1, "SUBB A,R5"},
 197   { 0x9e, 0xff, ' ', 1, "SUBB A,R6"},
 198   { 0x9f, 0xff, ' ', 1, "SUBB A,R7"},
 199   { 0xa0, 0xff, ' ', 2, "ORL C,/%b"},
 200   { 0xa1, 0xff, 'A', 2, "AJMP %A"},
 201   { 0xa2, 0xff, ' ', 2, "MOV C,%b"},
 202   { 0xa3, 0xff, ' ', 1, "INC DPTR"},
 203   { 0xa4, 0xff, ' ', 1, "MUL AB"},
 204   { 0xa5, 0xff, '_', 1, "-"},
 205   { 0xa6, 0xff, ' ', 2, "MOV @R0,%a"},
 206   { 0xa7, 0xff, ' ', 2, "MOV @R1,%a"},
 207   { 0xa8, 0xff, ' ', 2, "MOV R0,%a"},
 208   { 0xa9, 0xff, ' ', 2, "MOV R1,%a"},
 209   { 0xaa, 0xff, ' ', 2, "MOV R2,%a"},
 210   { 0xab, 0xff, ' ', 2, "MOV R3,%a"},
 211   { 0xac, 0xff, ' ', 2, "MOV R4,%a"},
 212   { 0xad, 0xff, ' ', 2, "MOV R5,%a"},
 213   { 0xae, 0xff, ' ', 2, "MOV R6,%a"},
 214   { 0xaf, 0xff, ' ', 2, "MOV R7,%a"},
 215   { 0xb0, 0xff, ' ', 2, "ANL C,/%b"},
 216   { 0xb1, 0xff, 'a', 2, "ACALL %A"},
 217   { 0xb2, 0xff, ' ', 2, "CPL %b"},
 218   { 0xb3, 0xff, ' ', 1, "CPL C"},
 219   { 0xb4, 0xff, 'R', 3, "CJNE A,#%d,%R"},
 220   { 0xb5, 0xff, 'R', 3, "CJNE A,%a,%R"},
 221   { 0xb6, 0xff, 'R', 3, "CJNE @R0,#%d,%R"},
 222   { 0xb7, 0xff, 'R', 3, "CJNE @R1,#%d,%R"},
 223   { 0xb8, 0xff, 'R', 3, "CJNE R0,#%d,%R"},
 224   { 0xb9, 0xff, 'R', 3, "CJNE R1,#%d,%R"},
 225   { 0xba, 0xff, 'R', 3, "CJNE R2,#%d,%R"},
 226   { 0xbb, 0xff, 'R', 3, "CJNE R3,#%d,%R"},
 227   { 0xbc, 0xff, 'R', 3, "CJNE R4,#%d,%R"},
 228   { 0xbd, 0xff, 'R', 3, "CJNE R5,#%d,%R"},
 229   { 0xbe, 0xff, 'R', 3, "CJNE R6,#%d,%R"},
 230   { 0xbf, 0xff, 'R', 3, "CJNE R7,#%d,%R"},
 231   { 0xc0, 0xff, ' ', 2, "PUSH %a"},
 232   { 0xc1, 0xff, 'A', 2, "AJMP %A"},
 233   { 0xc2, 0xff, ' ', 2, "CLR %b"},
 234   { 0xc3, 0xff, ' ', 1, "CLR C"},
 235   { 0xc4, 0xff, ' ', 1, "SWAP A"},
 236   { 0xc5, 0xff, ' ', 2, "XCH A,%a"},
 237   { 0xc6, 0xff, ' ', 1, "XCH A,@R0"},
 238   { 0xc7, 0xff, ' ', 1, "XCH A,@R1"},
 239   { 0xc8, 0xff, ' ', 1, "XCH A,R0"},
 240   { 0xc9, 0xff, ' ', 1, "XCH A,R1"},
 241   { 0xca, 0xff, ' ', 1, "XCH A,R2"},
 242   { 0xcb, 0xff, ' ', 1, "XCH A,R3"},
 243   { 0xcc, 0xff, ' ', 1, "XCH A,R4"},
 244   { 0xcd, 0xff, ' ', 1, "XCH A,R5"},
 245   { 0xce, 0xff, ' ', 1, "XCH A,R6"},
 246   { 0xcf, 0xff, ' ', 1, "XCH A,R7"},
 247   { 0xd0, 0xff, ' ', 2, "POP %a"},
 248   { 0xd1, 0xff, 'a', 2, "ACALL %A"},
 249   { 0xd2, 0xff, ' ', 2, "SETB %b"},
 250   { 0xd3, 0xff, ' ', 1, "SETB C"},
 251   { 0xd4, 0xff, ' ', 1, "DA A"},
 252   { 0xd5, 0xff, 'R', 3, "DJNZ %a,%R"},
 253   { 0xd6, 0xff, ' ', 1, "XCHD A,@R0"},
 254   { 0xd7, 0xff, ' ', 1, "XCHD A,@R1"},
 255   { 0xd8, 0xff, 'r', 2, "DJNZ R0,%r"},
 256   { 0xd9, 0xff, 'r', 2, "DJNZ R1,%r"},
 257   { 0xda, 0xff, 'r', 2, "DJNZ R2,%r"},
 258   { 0xdb, 0xff, 'r', 2, "DJNZ R3,%r"},
 259   { 0xdc, 0xff, 'r', 2, "DJNZ R4,%r"},
 260   { 0xdd, 0xff, 'r', 2, "DJNZ R5,%r"},
 261   { 0xde, 0xff, 'r', 2, "DJNZ R6,%r"},
 262   { 0xdf, 0xff, 'r', 2, "DJNZ R7,%r"},
 263   { 0xe0, 0xff, ' ', 1, "MOVX A,@DPTR"},
 264   { 0xe1, 0xff, 'A', 2, "AJMP %A"},
 265   { 0xe2, 0xff, ' ', 1, "MOVX A,@R0"},
 266   { 0xe3, 0xff, ' ', 1, "MOVX A,@R1"},
 267   { 0xe4, 0xff, ' ', 1, "CLR A"},
 268   { 0xe5, 0xff, ' ', 2, "MOV A,%a"},
 269   { 0xe6, 0xff, ' ', 1, "MOV A,@R0"},
 270   { 0xe7, 0xff, ' ', 1, "MOV A,@R1"},
 271   { 0xe8, 0xff, ' ', 1, "MOV A,R0"},
 272   { 0xe9, 0xff, ' ', 1, "MOV A,R1"},
 273   { 0xea, 0xff, ' ', 1, "MOV A,R2"},
 274   { 0xeb, 0xff, ' ', 1, "MOV A,R3"},
 275   { 0xec, 0xff, ' ', 1, "MOV A,R4"},
 276   { 0xed, 0xff, ' ', 1, "MOV A,R5"},
 277   { 0xee, 0xff, ' ', 1, "MOV A,R6"},
 278   { 0xef, 0xff, ' ', 1, "MOV A,R7"},
 279   { 0xf0, 0xff, ' ', 1, "MOVX @DPTR,A"},
 280   { 0xf1, 0xff, 'a', 2, "ACALL %A"},
 281   { 0xf2, 0xff, ' ', 1, "MOVX @R0,A"},
 282   { 0xf3, 0xff, ' ', 1, "MOVX @R1,A"},
 283   { 0xf4, 0xff, ' ', 1, "CPL A"},
 284   { 0xf5, 0xff, ' ', 2, "MOV %a,A"},
 285   { 0xf6, 0xff, ' ', 1, "MOV @R0,A"},
 286   { 0xf7, 0xff, ' ', 1, "MOV @R1,A"},
 287   { 0xf8, 0xff, ' ', 1, "MOV R0,A"},
 288   { 0xf9, 0xff, ' ', 1, "MOV R1,A"},
 289   { 0xfa, 0xff, ' ', 1, "MOV R2,A"},
 290   { 0xfb, 0xff, ' ', 1, "MOV R3,A"},
 291   { 0xfc, 0xff, ' ', 1, "MOV R4,A"},
 292   { 0xfd, 0xff, ' ', 1, "MOV R5,A"},
 293   { 0xfe, 0xff, ' ', 1, "MOV R6,A"},
 294   { 0xff, 0xff, ' ', 1, "MOV R7,A"},
 295   { 0, 0, 0, 0, NULL }
 296 };
 297
 298
 299 /*
 300  * Names of SFR cells
 301  */
 302
 303 struct name_entry sfr_tab51[]=
 304 {
 305   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xe0, "ACC"},
 306   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xf0, "B"},
 307   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd0, "PSW"},
 308   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x81, "SP"},
 309   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x82, "DPL"},
 310   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x83, "DPH"},
 311   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x80, "P0"},
 312   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x90, "P1"},
 313   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xa0, "P2"},
 314   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xb0, "P3"},
 315   {CPU_ALL_51|CPU_ALL_52, 0xb8, "IP"},
 316   {CPU_ALL_51|CPU_ALL_52, 0xa8, "IE"},
 317   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x89, "TMOD"},
 318   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x88, "TCON"},
 319   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8c, "TH0"},
 320   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8a, "TL0"},
 321   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8d, "TH1"},
 322   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8b, "TL1"},
 323   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x98, "SCON"},
 324   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x99, "SBUF"},
 325   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x87, "PCON"},
 326   {CPU_ALL_52|CPU_251, 0xc8, "T2CON"},
 327   {CPU_ALL_52|CPU_251, 0xcd, "TH2"},
 328   {CPU_ALL_52|CPU_251, 0xcc, "TL2"},
 329   {CPU_ALL_52|CPU_251, 0xcb, "RCAP2H"},
 330   {CPU_ALL_52|CPU_251, 0xca, "RCAP2L"},
 331   {CPU_251, 0x84, "DPXL"},
 332   {CPU_89C51R|CPU_51R, 0x8e, "AUXR"},
 333   {CPU_51R|CPU_89C51R|CPU_251, 0xa6, "WDTRST"},
 334   {CPU_51R|CPU_89C51R|CPU_251, 0xa9, "SADDR"},
 335   {CPU_89C51R|CPU_51R, 0xb7, "IPH"},
 336   {CPU_251, 0xb7, "IPH0"},
 337   {CPU_251, 0xa8, "IE0"},
 338   {CPU_251, 0xb8, "IPL0"},
 339   {CPU_51R|CPU_89C51R|CPU_251, 0xb9, "SADEN"},
 340   {CPU_251, 0xbd, "SPH"},
 341   {CPU_51R|CPU_89C51R|CPU_251, 0xc9, "T2MOD"},
 342   {CPU_251, 0xd1, "PSW1"},
 343   {CPU_89C51R|CPU_251, 0xd8, "CCON"},
 344   {CPU_89C51R|CPU_251, 0xd9, "CMOD"},
 345   {CPU_89C51R|CPU_251, 0xda, "CCAPM0"},
 346   {CPU_89C51R|CPU_251, 0xdb, "CCAPM1"},
 347   {CPU_89C51R|CPU_251, 0xdc, "CCAPM2"},
 348   {CPU_89C51R|CPU_251, 0xdd, "CCAPM3"},
 349   {CPU_89C51R|CPU_251, 0xde, "CCAPM4"},
 350   {CPU_89C51R|CPU_251, 0xe9, "CL"},
 351   {CPU_89C51R|CPU_251, 0xea, "CCAP0L"},
 352   {CPU_89C51R|CPU_251, 0xeb, "CCAP1L"},
 353   {CPU_89C51R|CPU_251, 0xec, "CCAP2L"},
 354   {CPU_89C51R|CPU_251, 0xed, "CCAP3L"},
 355   {CPU_89C51R|CPU_251, 0xee, "CCAP4L"},
 356   {CPU_89C51R|CPU_251, 0xf9, "CH"},
 357   {CPU_89C51R|CPU_251, 0xfa, "CCAP0H"},
 358   {CPU_89C51R|CPU_251, 0xfb, "CCAP1H"},
 359   {CPU_89C51R|CPU_251, 0xfc, "CCAP2H"},
 360   {CPU_89C51R|CPU_251, 0xfd, "CCAP3H"},
 361   {CPU_89C51R|CPU_251, 0xfe, "CCAP4H"},
 362   {CPU_89C51R, 0xa2, "AUXR1"},
 363   {0, 0, NULL}
 364 };
 365
 366
 367 /*
 368  * Names of bits
 369  */
 370
 371 struct name_entry bit_tab51[]=
 372 {
 373   /* PSW */
 374   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd7, "CY"},
 375   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd6, "AC"},
 376   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd5, "F0"},
 377   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd4, "RS1"},
 378   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd3, "RS0"},
 379   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd2, "OV"},
 380   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xd0, "P"},
 381   /* TCON */
 382   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8f, "TF1"},
 383   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8e, "TR1"},
 384   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8d, "TF0"},
 385   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8c, "TR0"},
 386   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8b, "IE1"},
 387   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x8a, "IT1"},
 388   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x89, "IE0"},
 389   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x88, "IT0"},
 390   /* IE */
 391   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xaf, "EA"},
 392   {CPU_89C51R|CPU_251, 0xae, "EC"},
 393   {CPU_ALL_52|CPU_251, 0xad, "ET2"},
 394   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xac, "ES"},
 395   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xab, "ET1"},
 396   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xaa, "EX1"},
 397   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xa9, "ET0"},
 398   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0xa8, "EX0"},
 399   /* IP */
 400   {CPU_89C51R|CPU_251, 0xbe, "PPC"},
 401   {CPU_ALL_52, 0xbd, "PT2"},
 402   {CPU_ALL_51|CPU_ALL_52, 0xbc, "PS"},
 403   {CPU_ALL_51|CPU_ALL_52, 0xbb, "PT1"},
 404   {CPU_ALL_51|CPU_ALL_52, 0xba, "PX1"},
 405   {CPU_ALL_51|CPU_ALL_52, 0xb9, "PT0"},
 406   {CPU_ALL_51|CPU_ALL_52, 0xb8, "PX0"},
 407   /* IPL0 */
 408   {CPU_251, 0xbe, "IPL0.6"},
 409   {CPU_251, 0xbd, "IPL0.5"},
 410   {CPU_251, 0xbc, "IPL0.4"},
 411   {CPU_251, 0xbb, "IPL0.3"},
 412   {CPU_251, 0xba, "IPL0.2"},
 413   {CPU_251, 0xb9, "IPL0.1"},
 414   {CPU_251, 0xb8, "IPL0.0"},
 415   /* SCON */
 416   {CPU_51R|CPU_89C51R|CPU_251, 0x9f, "FE/SM0"},
 417   {CPU_ALL_51|CPU_ALL_52, 0x9f, "SM0"},
 418   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x9e, "SM1"},
 419   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x9d, "SM2"},
 420   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x9c, "REN"},
 421   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x9b, "TB8"},
 422   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x9a, "RB8"},
 423   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x99, "TI"},
 424   {CPU_ALL_51|CPU_ALL_52|CPU_251, 0x98, "RI"},
 425   /* T2CON */
 426   {CPU_ALL_52|CPU_251, 0xcf, "TF2"},
 427   {CPU_ALL_52|CPU_251, 0xce, "EXF2"},
 428   {CPU_ALL_52|CPU_251, 0xcd, "RCLK"},
 429   {CPU_ALL_52|CPU_251, 0xcc, "TCLK"},
 430   {CPU_ALL_52|CPU_251, 0xcb, "EXEN2"},
 431   {CPU_ALL_52|CPU_251, 0xca, "TR2"},
 432   {CPU_ALL_52|CPU_251, 0xc9, "C/T2"},
 433   {CPU_ALL_52|CPU_251, 0xc8, "CP/RL2"},
 434   /* CCON */
 435   {CPU_89C51R|CPU_251, 0xdf, "CF"},
 436   {CPU_89C51R|CPU_251, 0xde, "CR"},
 437   {CPU_89C51R|CPU_251, 0xdc, "CCF4"},
 438   {CPU_89C51R|CPU_251, 0xdb, "CCF3"},
 439   {CPU_89C51R|CPU_251, 0xda, "CCF2"},
 440   {CPU_89C51R|CPU_251, 0xd9, "CCF1"},
 441   {CPU_89C51R|CPU_251, 0xd8, "CCF0"},
 442   /* P1 */
 443   {CPU_89C51R|CPU_251, 0x97, "CEX4"},
 444   {CPU_89C51R|CPU_251, 0x96, "CEX3"},
 445   {CPU_89C51R|CPU_251, 0x95, "CEX2"},
 446   {CPU_89C51R|CPU_251, 0x94, "CEX1"},
 447   {CPU_89C51R|CPU_251, 0x93, "CEX0"},
 448   {CPU_89C51R|CPU_251, 0x92, "EXI"},
 449   {CPU_89C51R|CPU_251, 0x91, "T2EX"},
 450   {CPU_89C51R|CPU_251, 0x90, "T2"},
 451
 452   {0, 0, NULL}
 453 };
 454
 455
 456 /*
 457  * Information about different type of CPUs
 458  */
 459
 460 struct cpu_entry cpus_51[]=
 461 {
 462   {"51"    , CPU_51, CPU_HMOS},
 463   {"8051"  , CPU_51, CPU_HMOS},
 464   {"8751"  , CPU_51, CPU_HMOS},
 465   {"C51"   , CPU_51, CPU_CMOS},
 466   {"80C51" , CPU_51, CPU_CMOS},
 467   {"87C51" , CPU_51, CPU_CMOS},
 468   {"31"    , CPU_31, CPU_HMOS},
 469   {"8031"  , CPU_31, CPU_HMOS},
 470   {"C31"   , CPU_31, CPU_CMOS},
 471   {"80C31" , CPU_31, CPU_CMOS},
 472
 473   {"52"    , CPU_52, CPU_HMOS},
 474   {"8052"  , CPU_52, CPU_HMOS},
 475   {"8752"  , CPU_52, CPU_HMOS},
 476   {"C52"   , CPU_52, CPU_CMOS},
 477   {"80C52" , CPU_52, CPU_CMOS},
 478   {"87C52" , CPU_52, CPU_CMOS},
 479   {"32"    , CPU_32, CPU_HMOS},
 480   {"8032"  , CPU_32, CPU_HMOS},
 481   {"C32"   , CPU_32, CPU_CMOS},
 482   {"80C32" , CPU_32, CPU_CMOS},
 483
 484   {"51R"   , CPU_51R, CPU_CMOS},
 485   {"51RA"  , CPU_51R, CPU_CMOS},
 486   {"51RB"  , CPU_51R, CPU_CMOS},
 487   {"51RC"  , CPU_51R, CPU_CMOS},
 488   {"C51R"  , CPU_51R, CPU_CMOS},
 489   {"C51RA" , CPU_51R, CPU_CMOS},
 490   {"C51RB" , CPU_51R, CPU_CMOS},
 491   {"C51RC" , CPU_51R, CPU_CMOS},
 492
 493   {"89C51R", CPU_89C51R, CPU_CMOS},
 494
 495   {"251"   , CPU_251, CPU_CMOS},
 496   {"C251"  , CPU_251, CPU_CMOS},
 497   {NULL, 0, 0}
 498 };
 499
 500
 501 /* End of s51.src/glob.cc */