git.gag.com Git - fw/sdcc/blob - device/lib/pic16/libdev/pic18f4620.c

   1 /*
   2  * pic18f4620.c - PIC18F4620 Device Library Sources
   3  *
   4  * This file is part of the GNU PIC Library.
   5  *
   6  * May, 2005
   7  * The GNU PIC Library is maintained by
   8  *     Raphael Neider <rneider AT web.de>
   9  *
  10  * originally designed by
  11  *     Vangelis Rokas <vrokas@otenet.gr>
  12  *
  13  * September, 2006
  14  *  Added based on existing PICs
  15  *      Gary Plumbridge <gary@phodex.net>
  16  *
  17  * $Id:  $
  18  *
  19  */
  20
  21 #include <pic18f4620.h>
  22
  23 __sfr __at (0xF80) PORTA;
  24 volatile __PORTA_t __at (0xF80) PORTAbits;
  25
  26 __sfr __at (0xF81) PORTB;
  27 volatile __PORTB_t __at (0xF81) PORTBbits;
  28
  29 __sfr __at (0xF82) PORTC;
  30 volatile __PORTC_t __at (0xF82) PORTCbits;
  31
  32 __sfr __at (0xF83) PORTD;
  33 volatile __PORTD_t __at (0xF83) PORTDbits;
  34
  35 __sfr __at (0xF84) PORTE;
  36 volatile __PORTE_t __at (0xF84) PORTEbits;
  37
  38 __sfr __at (0xF89) LATA;
  39 volatile __LATA_t __at (0xF89) LATAbits;
  40
  41 __sfr __at (0xF8A) LATB;
  42 volatile __LATB_t __at (0xF8A) LATBbits;
  43
  44 __sfr __at (0xF8B) LATC;
  45 volatile __LATC_t __at (0xF8B) LATCbits;
  46
  47 __sfr __at (0xF8C) LATD;
  48 volatile __LATD_t __at (0xF8C) LATDbits;
  49
  50 __sfr __at (0xF8D) LATE;
  51 volatile __LATE_t __at (0xF8D) LATEbits;
  52
  53 __sfr __at (0xF92) TRISA;
  54 volatile __TRISA_t __at (0xF92) TRISAbits;
  55
  56 __sfr __at (0xF93) TRISB;
  57 volatile __TRISB_t __at (0xF93) TRISBbits;
  58
  59 __sfr __at (0xF94) TRISC;
  60 volatile __TRISC_t __at (0xF94) TRISCbits;
  61
  62 __sfr __at (0xF95) TRISD;
  63 volatile __TRISD_t __at (0xF95) TRISDbits;
  64
  65 __sfr __at (0xF96) TRISE;
  66 volatile __TRISE_t __at (0xF96) TRISEbits;
  67
  68 __sfr __at (0xF9B) OSCTUNE;
  69 volatile __OSCTUNE_t __at (0xF9B) OSCTUNEbits;
  70
  71 __sfr __at (0xF9D) PIE1;
  72 volatile __PIE1_t __at (0xF9D) PIE1bits;
  73
  74 __sfr __at (0xF9E) PIR1;
  75 volatile __PIR1_t __at (0xF9E) PIR1bits;
  76
  77 __sfr __at (0xF9F) IPR1;
  78 volatile __IPR1_t __at (0xF9F) IPR1bits;
  79
  80 __sfr __at (0xFA0) PIE2;
  81 volatile __PIE2_t __at (0xFA0) PIE2bits;
  82
  83 __sfr __at (0xFA1) PIR2;
  84 volatile __PIR2_t __at (0xFA1) PIR2bits;
  85
  86 __sfr __at (0xFA2) IPR2;
  87 volatile __IPR2_t __at (0xFA2) IPR2bits;
  88
  89 __sfr __at (0xFA6) EECON1;
  90 volatile __EECON1_t __at (0xFA6) EECON1bits;
  91
  92 __sfr __at (0xFA7) EECON2;
  93
  94 __sfr __at (0xFA8) EEDATA;
  95
  96 __sfr __at (0xFA9) EEADR;
  97
  98 __sfr __at (0xFAA) EEADRH;
  99
 100 __sfr __at (0xFAB) RCSTA;
 101 volatile __RCSTA_t __at (0xFAB) RCSTAbits;
 102
 103 __sfr __at (0xFAC) TXSTA;
 104 volatile __TXSTA_t __at (0xFAC) TXSTAbits;
 105
 106 __sfr __at (0xFAD) TXREG;
 107
 108 __sfr __at (0xFAE) RCREG;
 109
 110 __sfr __at (0xFAF) SPBRG;
 111
 112 __sfr __at (0xFB0) SPBRGH;
 113
 114 __sfr __at (0xFB1) T3CON;
 115 volatile __T3CON_t __at (0xFB1) T3CONbits;
 116
 117 __sfr __at (0xFB2) TMR3L;
 118
 119 __sfr __at (0xFB3) TMR3H;
 120
 121 __sfr __at (0xFB4) CMCON;
 122 volatile __CMCON_t __at (0xFB4) CMCONbits;
 123
 124 __sfr __at (0xFB5) CVRCON;
 125 volatile __CVRCON_t __at (0xFB5) CVRCONbits;
 126
 127 __sfr __at (0xFB6) ECCP1AS;
 128 volatile __ECCP1AS_t __at (0xFB6) ECCP1ASbits;
 129
 130 __sfr __at (0xFB7) PWM1CON;
 131 volatile __PWM1CON_t __at (0xFB7) PWM1CONbits;
 132
 133 __sfr __at (0xFB8) BAUDCON;
 134 volatile __BAUDCON_t __at (0xFB8) BAUDCONbits;
 135
 136 __sfr __at (0xFBA) CCP2CON;
 137 volatile __CCP2CON_t __at (0xFBA) CCP2CONbits;
 138
 139 __sfr __at (0xFBB) CCPR2L;
 140
 141 __sfr __at (0xFBC) CCPR2H;
 142
 143 __sfr __at (0xFBD) CCP1CON;
 144 volatile __CCP1CON_t __at (0xFBD) CCP1CONbits;
 145
 146 __sfr __at (0xFBE) CCPR1L;
 147
 148 __sfr __at (0xFBF) CCPR1H;
 149
 150 __sfr __at (0xFC0) ADCON2;
 151 volatile __ADCON2_t __at (0xFC0) ADCON2bits;
 152
 153 __sfr __at (0xFC1) ADCON1;
 154 volatile __ADCON1_t __at (0xFC1) ADCON1bits;
 155
 156 __sfr __at (0xFC2) ADCON0;
 157 volatile __ADCON0_t __at (0xFC2) ADCON0bits;
 158
 159 __sfr __at (0xFC3) ADRESL;
 160
 161 __sfr __at (0xFC4) ADRESH;
 162
 163 __sfr __at (0xFC5) SSPCON2;
 164 volatile __SSPCON2_t __at (0xFC5) SSPCON2bits;
 165
 166 __sfr __at (0xFC6) SSPCON1;
 167 volatile __SSPCON1_t __at (0xFC6) SSPCON1bits;
 168
 169 __sfr __at (0xFC7) SSPSTAT;
 170 volatile __SSPSTAT_t __at (0xFC7) SSPSTATbits;
 171
 172 __sfr __at (0xFC8) SSPADD;
 173
 174 __sfr __at (0xFC9) SSPBUF;
 175
 176 __sfr __at (0xFCA) T2CON;
 177 volatile __T2CON_t __at (0xFCA) T2CONbits;
 178
 179 __sfr __at (0xFCB) PR2;
 180
 181 __sfr __at (0xFCC) TMR2;
 182
 183 __sfr __at (0xFCD) T1CON;
 184 volatile __T1CON_t __at (0xFCD) T1CONbits;
 185
 186 __sfr __at (0xFCE) TMR1L;
 187
 188 __sfr __at (0xFCF) TMR1H;
 189
 190 __sfr __at (0xFD0) RCON;
 191 volatile __RCON_t __at (0xFD0) RCONbits;
 192
 193 __sfr __at (0xFD1) WDTCON;
 194 volatile __WDTCON_t __at (0xFD1) WDTCONbits;
 195
 196 __sfr __at (0xFD2) HLVDCON;
 197 volatile __HLVDCON_t __at (0xFD2) HLVDCONbits;
 198
 199 __sfr __at (0xFD3) OSCCON;
 200 volatile __OSCCON_t __at (0xFD3) OSCCONbits;
 201
 202 __sfr __at (0xFD5) T0CON;
 203 volatile __T0CON_t __at (0xFD5) T0CONbits;
 204
 205 __sfr __at (0xFD6) TMR0L;
 206
 207 __sfr __at (0xFD7) TMR0H;
 208
 209 __sfr __at (0xFD8) STATUS;
 210 volatile __STATUS_t __at (0xFD8) STATUSbits;
 211
 212 __sfr __at (0xFD9) FSR2L;
 213
 214 __sfr __at (0xFDA) FSR2H;
 215 volatile __FSR2H_t __at (0xFDA) FSR2Hbits;
 216
 217 __sfr __at (0xFDB) PLUSW2;
 218
 219 __sfr __at (0xFDC) PREINC2;
 220
 221 __sfr __at (0xFDD) POSTDEC2;
 222
 223 __sfr __at (0xFDE) POSTINC2;
 224
 225 __sfr __at (0xFDF) INDF2;
 226
 227 __sfr __at (0xFE0) BSR;
 228 volatile __BSR_t __at (0xFE0) BSRbits;
 229
 230 __sfr __at (0xFE1) FSR1L;
 231
 232 __sfr __at (0xFE2) FSR1H;
 233 volatile __FSR1H_t __at (0xFE2) FSR1Hbits;
 234
 235 __sfr __at (0xFE3) PLUSW1;
 236
 237 __sfr __at (0xFE4) PREINC1;
 238
 239 __sfr __at (0xFE5) POSTDEC1;
 240
 241 __sfr __at (0xFE6) POSTINC1;
 242
 243 __sfr __at (0xFE7) INDF1;
 244
 245 __sfr __at (0xFE8) WREG;
 246
 247 __sfr __at (0xFE9) FSR0L;
 248
 249 __sfr __at (0xFEA) FSR0H;
 250 volatile __FSR0H_t __at (0xFEA) FSR0Hbits;
 251
 252 __sfr __at (0xFEB) PLUSW0;
 253
 254 __sfr __at (0xFEC) PREINC0;
 255
 256 __sfr __at (0xFED) POSTDEC0;
 257
 258 __sfr __at (0xFEE) POSTINC0;
 259
 260 __sfr __at (0xFEF) INDF0;
 261
 262 __sfr __at (0xFF0) INTCON3;
 263 volatile __INTCON3_t __at (0xFF0) INTCON3bits;
 264
 265 __sfr __at (0xFF1) INTCON2;
 266 volatile __INTCON2_t __at (0xFF1) INTCON2bits;
 267
 268 __sfr __at (0xFF2) INTCON;
 269 volatile __INTCON_t __at (0xFF2) INTCONbits;
 270
 271 __sfr __at (0xFF3) PRODL;
 272
 273 __sfr __at (0xFF4) PRODH;
 274
 275 __sfr __at (0xFF5) TABLAT;
 276
 277 __sfr __at (0xFF6) TBLPTRL;
 278
 279 __sfr __at (0xFF7) TBLPTRH;
 280
 281 __sfr __at (0xFF8) TBLPTRU;
 282 volatile __TBLPTRU_t __at (0xFF8) TBLPTRUbits;
 283
 284 __sfr __at (0xFF9) PCL;
 285
 286 __sfr __at (0xFFA) PCLATH;
 287 volatile __PCLATH_t __at (0xFFA) PCLATHbits;
 288
 289 __sfr __at (0xFFB) PCLATU;
 290 volatile __PCLATU_t __at (0xFFB) PCLATUbits;
 291
 292 __sfr __at (0xFFC) STKPTR;
 293 volatile __STKPTR_t __at (0xFFC) STKPTRbits;
 294
 295 __sfr __at (0xFFD) TOSL;
 296
 297 __sfr __at (0xFFE) TOSH;
 298
 299 __sfr __at (0xFFF) TOSU;
 300 volatile __TOSU_t __at (0xFFF) TOSUbits;
 301