git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16f688.h

   1 //
   2 // Register Declarations for Microchip 16F688 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16F688_H
  23 #define P16F688_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTC_ADDR      0x0007
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define TMR1L_ADDR      0x000E
  39 #define TMR1H_ADDR      0x000F
  40 #define T1CON_ADDR      0x0010
  41 #define BAUDCTL_ADDR    0x0011
  42 #define SPBRGH_ADDR     0x0012
  43 #define SPBRG_ADDR      0x0013
  44 #define RCREG_ADDR      0x0014
  45 #define TXREG_ADDR      0x0015
  46 #define TXSTA_ADDR      0x0016
  47 #define RCSTA_ADDR      0x0017
  48 #define WDTCON_ADDR     0x0018
  49 #define CMCON0_ADDR     0x0019
  50 #define CMCON1_ADDR     0x001A
  51 #define ADRESH_ADDR     0x001E
  52 #define ADCON0_ADDR     0x001F
  53 #define OPTION_REG_ADDR 0x0081
  54 #define TRISA_ADDR      0x0085
  55 #define TRISC_ADDR      0x0087
  56 #define PIE1_ADDR       0x008C
  57 #define PCON_ADDR       0x008E
  58 #define OSCCON_ADDR     0x008F
  59 #define OSCTUNE_ADDR    0x0090
  60 #define ANSEL_ADDR      0x0091
  61 #define WPU_ADDR        0x0095
  62 #define WPUA_ADDR       0x0095
  63 #define IOC_ADDR        0x0096
  64 #define IOCA_ADDR       0x0096
  65 #define EEDATH_ADDR     0x0097
  66 #define EEADRH_ADDR     0x0098
  67 #define VRCON_ADDR      0x0099
  68 #define EEDAT_ADDR      0x009A
  69 #define EEDATA_ADDR     0x009A
  70 #define EEADR_ADDR      0x009B
  71 #define EECON1_ADDR     0x009C
  72 #define EECON2_ADDR     0x009D
  73 #define ADRESL_ADDR     0x009E
  74 #define ADCON1_ADDR     0x009F
  75
  76 //
  77 // Memory organization.
  78 //
  79
  80 #pragma memmap INDF_ADDR INDF_ADDR SFR 0x000    // INDF
  81 #pragma memmap TMR0_ADDR TMR0_ADDR SFR 0x000    // TMR0
  82 #pragma memmap PCL_ADDR PCL_ADDR SFR 0x000      // PCL
  83 #pragma memmap STATUS_ADDR STATUS_ADDR SFR 0x000        // STATUS
  84 #pragma memmap FSR_ADDR FSR_ADDR SFR 0x000      // FSR
  85 #pragma memmap PORTA_ADDR PORTA_ADDR SFR 0x000  // PORTA
  86 #pragma memmap PORTC_ADDR PORTC_ADDR SFR 0x000  // PORTC
  87 #pragma memmap PCLATH_ADDR PCLATH_ADDR SFR 0x000        // PCLATH
  88 #pragma memmap INTCON_ADDR INTCON_ADDR SFR 0x000        // INTCON
  89 #pragma memmap PIR1_ADDR PIR1_ADDR SFR 0x000    // PIR1
  90 #pragma memmap TMR1L_ADDR TMR1L_ADDR SFR 0x000  // TMR1L
  91 #pragma memmap TMR1H_ADDR TMR1H_ADDR SFR 0x000  // TMR1H
  92 #pragma memmap T1CON_ADDR T1CON_ADDR SFR 0x000  // T1CON
  93 #pragma memmap BAUDCTL_ADDR BAUDCTL_ADDR SFR 0x000      // BAUDCTL
  94 #pragma memmap SPBRGH_ADDR SPBRGH_ADDR SFR 0x000        // SPBRGH
  95 #pragma memmap SPBRG_ADDR SPBRG_ADDR SFR 0x000  // SPBRG
  96 #pragma memmap RCREG_ADDR RCREG_ADDR SFR 0x000  // RCREG
  97 #pragma memmap TXREG_ADDR TXREG_ADDR SFR 0x000  // TXREG
  98 #pragma memmap TXSTA_ADDR TXSTA_ADDR SFR 0x000  // TXSTA
  99 #pragma memmap RCSTA_ADDR RCSTA_ADDR SFR 0x000  // RCSTA
 100 #pragma memmap WDTCON_ADDR WDTCON_ADDR SFR 0x000        // WDTCON
 101 #pragma memmap CMCON0_ADDR CMCON0_ADDR SFR 0x000        // CMCON0
 102 #pragma memmap CMCON1_ADDR CMCON1_ADDR SFR 0x000        // CMCON1
 103 #pragma memmap ADRESH_ADDR ADRESH_ADDR SFR 0x000        // ADRESH
 104 #pragma memmap ADCON0_ADDR ADCON0_ADDR SFR 0x000        // ADCON0
 105 #pragma memmap OPTION_REG_ADDR OPTION_REG_ADDR SFR 0x000        // OPTION_REG
 106 #pragma memmap TRISA_ADDR TRISA_ADDR SFR 0x000  // TRISA
 107 #pragma memmap TRISC_ADDR TRISC_ADDR SFR 0x000  // TRISC
 108 #pragma memmap PIE1_ADDR PIE1_ADDR SFR 0x000    // PIE1
 109 #pragma memmap PCON_ADDR PCON_ADDR SFR 0x000    // PCON
 110 #pragma memmap OSCCON_ADDR OSCCON_ADDR SFR 0x000        // OSCCON
 111 #pragma memmap OSCTUNE_ADDR OSCTUNE_ADDR SFR 0x000      // OSCTUNE
 112 #pragma memmap ANSEL_ADDR ANSEL_ADDR SFR 0x000  // ANSEL
 113 #pragma memmap WPU_ADDR WPU_ADDR SFR 0x000      // WPU
 114 #pragma memmap WPUA_ADDR WPUA_ADDR SFR 0x000    // WPUA
 115 #pragma memmap IOC_ADDR IOC_ADDR SFR 0x000      // IOC
 116 #pragma memmap IOCA_ADDR IOCA_ADDR SFR 0x000    // IOCA
 117 #pragma memmap EEDATH_ADDR EEDATH_ADDR SFR 0x000        // EEDATH
 118 #pragma memmap EEADRH_ADDR EEADRH_ADDR SFR 0x000        // EEADRH
 119 #pragma memmap VRCON_ADDR VRCON_ADDR SFR 0x000  // VRCON
 120 #pragma memmap EEDAT_ADDR EEDAT_ADDR SFR 0x000  // EEDAT
 121 #pragma memmap EEDATA_ADDR EEDATA_ADDR SFR 0x000        // EEDATA
 122 #pragma memmap EEADR_ADDR EEADR_ADDR SFR 0x000  // EEADR
 123 #pragma memmap EECON1_ADDR EECON1_ADDR SFR 0x000        // EECON1
 124 #pragma memmap EECON2_ADDR EECON2_ADDR SFR 0x000        // EECON2
 125 #pragma memmap ADRESL_ADDR ADRESL_ADDR SFR 0x000        // ADRESL
 126 #pragma memmap ADCON1_ADDR ADCON1_ADDR SFR 0x000        // ADCON1
 127
 128
 129 //         LIST
 130 // P16F688.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
 131 //         NOLIST
 132
 133 // This header file defines configurations, registers, and other useful bits of
 134 // information for the PIC16F688 microcontroller.  These names are taken to match
 135 // the data sheets as closely as possible.
 136
 137 // Note that the processor must be selected before this file is
 138 // included.  The processor may be selected the following ways:
 139
 140 //       1. Command line switch:
 141 //               C:\ MPASM MYFILE.ASM /PIC16F688
 142 //       2. LIST directive in the source file
 143 //               LIST   P=PIC16F688
 144 //       3. Processor Type entry in the MPASM full-screen interface
 145
 146 //==========================================================================
 147 //
 148 //       Revision History
 149 //
 150 //==========================================================================
 151 //1.00   07/28/03 Original
 152 //1.01  09/02/03 Modified to match datasheet
 153 //1.02 09/19/03 Changed CMCON1 from 0x20 to 0x1A (pas)
 154 //==========================================================================
 155 //
 156 //       Verify Processor
 157 //
 158 //==========================================================================
 159
 160 //        IFNDEF __16F688
 161 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 162 //         ENDIF
 163
 164 //==========================================================================
 165 //
 166 //       Register Definitions
 167 //
 168 //==========================================================================
 169
 170 #define W                    0x0000
 171 #define F                    0x0001
 172
 173 //----- Register Files------------------------------------------------------
 174
 175 extern data __at (INDF_ADDR) volatile char      INDF;
 176 extern sfr  __at (TMR0_ADDR)                    TMR0;
 177 extern data __at (PCL_ADDR) volatile char       PCL;
 178 extern sfr  __at (STATUS_ADDR)                  STATUS;
 179 extern sfr  __at (FSR_ADDR)                     FSR;
 180 extern sfr  __at (PORTA_ADDR)                   PORTA;
 181
 182 extern sfr  __at (PORTC_ADDR)                   PORTC;
 183
 184 extern sfr  __at (PCLATH_ADDR)                  PCLATH;
 185 extern sfr  __at (INTCON_ADDR)                  INTCON;
 186 extern sfr  __at (PIR1_ADDR)                    PIR1;
 187
 188 extern sfr  __at (TMR1L_ADDR)                   TMR1L;
 189 extern sfr  __at (TMR1H_ADDR)                   TMR1H;
 190 extern sfr  __at (T1CON_ADDR)                   T1CON;
 191 extern sfr  __at (BAUDCTL_ADDR)                 BAUDCTL;
 192 extern sfr  __at (SPBRGH_ADDR)                  SPBRGH;
 193 extern sfr  __at (SPBRG_ADDR)                   SPBRG;
 194 extern sfr  __at (RCREG_ADDR)                   RCREG;
 195 extern sfr  __at (TXREG_ADDR)                   TXREG;
 196 extern sfr  __at (TXSTA_ADDR)                   TXSTA;
 197 extern sfr  __at (RCSTA_ADDR)                   RCSTA;
 198 extern sfr  __at (WDTCON_ADDR)                  WDTCON;
 199 extern sfr  __at (CMCON0_ADDR)                  CMCON0;
 200 extern sfr  __at (CMCON1_ADDR)                  CMCON1;
 201
 202 extern sfr  __at (ADRESH_ADDR)                  ADRESH;
 203 extern sfr  __at (ADCON0_ADDR)                  ADCON0;
 204
 205
 206 extern sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 207
 208 extern sfr  __at (TRISA_ADDR)                   TRISA;
 209 extern sfr  __at (TRISC_ADDR)                   TRISC;
 210
 211 extern sfr  __at (PIE1_ADDR)                    PIE1;
 212
 213 extern sfr  __at (PCON_ADDR)                    PCON;
 214 extern sfr  __at (OSCCON_ADDR)                  OSCCON;
 215 extern sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 216 extern sfr  __at (ANSEL_ADDR)                   ANSEL;
 217
 218 extern sfr  __at (WPU_ADDR)                     WPU;
 219 extern sfr  __at (WPUA_ADDR)                    WPUA;
 220 extern sfr  __at (IOC_ADDR)                     IOC;
 221 extern sfr  __at (IOCA_ADDR)                    IOCA;
 222 extern sfr  __at (EEDATH_ADDR)                  EEDATH;
 223 extern sfr  __at (EEADRH_ADDR)                  EEADRH;
 224 extern sfr  __at (VRCON_ADDR)                   VRCON;
 225 extern sfr  __at (EEDAT_ADDR)                   EEDAT;
 226 extern sfr  __at (EEDATA_ADDR)                  EEDATA;
 227 extern sfr  __at (EEADR_ADDR)                   EEADR;
 228 extern sfr  __at (EECON1_ADDR)                  EECON1;
 229 extern sfr  __at (EECON2_ADDR)                  EECON2;
 230 extern sfr  __at (ADRESL_ADDR)                  ADRESL;
 231 extern sfr  __at (ADCON1_ADDR)                  ADCON1;
 232
 233
 234 //----- STATUS Bits --------------------------------------------------------
 235
 236
 237 //----- INTCON Bits --------------------------------------------------------
 238
 239
 240 //----- PIR1 Bits ----------------------------------------------------------
 241
 242
 243 //----- T1CON Bits ---------------------------------------------------------
 244
 245
 246 //----- BAUDCTL Bits --------------------------------------------------------
 247
 248
 249 //----- TXSTA Bits --------------------------------------------------------
 250
 251
 252 //----- RCSTA Bits --------------------------------------------------------
 253
 254 //----- WDTCON Bits --------------------------------------------------------
 255
 256
 257 //----- CMCON0 Bits -------------------------------------------------------
 258
 259
 260 //----- CMCON1 Bits -------------------------------------------------------
 261
 262
 263 //----- ADCON0 Bits --------------------------------------------------------
 264
 265
 266 //----- OPTION Bits --------------------------------------------------------
 267
 268
 269 //----- PIE1 Bits ----------------------------------------------------------
 270
 271
 272 //----- PCON Bits ----------------------------------------------------------
 273
 274
 275 //----- OSCCON Bits --------------------------------------------------------
 276
 277
 278 //----- OSCTUNE Bits -------------------------------------------------------
 279
 280
 281 //----- ANSEL --------------------------------------------------------------
 282
 283
 284 //----- IOC --------------------------------------------------------------
 285
 286
 287 //----- IOCA --------------------------------------------------------------
 288
 289
 290 //----- VRCON Bits ---------------------------------------------------------
 291
 292
 293 //----- EECON1 -------------------------------------------------------------
 294
 295
 296 //----- ADCON1 -------------------------------------------------------------
 297
 298
 299 //==========================================================================
 300 //
 301 //       RAM Definition
 302 //
 303 //==========================================================================
 304
 305 //         __MAXRAM H'1FF'
 306 //         __BADRAM H'06', H'08'-H'09', H'0D', H'1B'-H'1D'
 307 //         __BADRAM H'86', H'88'-H'89', H'8D', H'92'-H'94'
 308 //      __BADRAM H'106', H'108'-H'109', H'10C'-H'11F'
 309 //         __BADRAM H'186', H'188'-H'189', H'18C'-H'18D', H'190'-H'1EF'
 310
 311 //==========================================================================
 312 //
 313 //       Configuration Bits
 314 //
 315 //==========================================================================
 316
 317 #define _FCMEN_ON            0x3FFF
 318 #define _FCMEN_OFF           0x37FF
 319 #define _IESO_ON             0x3FFF
 320 #define _IESO_OFF            0x3BFF
 321 #define _BOD_ON              0x3FFF
 322 #define _BOD_NSLEEP          0x3EFF
 323 #define _BOD_SBODEN          0x3DFF
 324 #define _BOD_OFF             0x3CFF
 325 #define _CPD_ON              0x3F7F
 326 #define _CPD_OFF             0x3FFF
 327 #define _CP_ON               0x3FBF
 328 #define _CP_OFF              0x3FFF
 329 #define _MCLRE_ON            0x3FFF
 330 #define _MCLRE_OFF           0x3FDF
 331 #define _PWRTE_OFF           0x3FFF
 332 #define _PWRTE_ON            0x3FEF
 333 #define _WDT_ON              0x3FFF
 334 #define _WDT_OFF             0x3FF7
 335 #define _LP_OSC              0x3FF8
 336 #define _XT_OSC              0x3FF9
 337 #define _HS_OSC              0x3FFA
 338 #define _EC_OSC              0x3FFB
 339 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 340 #define _INTRC_OSC_CLKOUT    0x3FFD
 341 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 342 #define _EXTRC_OSC_CLKOUT    0x3FFF
 343 #define _INTOSCIO            0x3FFC
 344 #define _INTOSC              0x3FFD
 345 #define _EXTRCIO             0x3FFE
 346 #define _EXTRC               0x3FFF
 347
 348 //         LIST
 349
 350 // ----- ADCON0 bits --------------------
 351 typedef union {
 352   struct {
 353     unsigned char ADON:1;
 354     unsigned char GO:1;
 355     unsigned char CHS0:1;
 356     unsigned char CHS1:1;
 357     unsigned char CHS2:1;
 358     unsigned char :1;
 359     unsigned char VCFG:1;
 360     unsigned char ADFM:1;
 361   };
 362   struct {
 363     unsigned char :1;
 364     unsigned char NOT_DONE:1;
 365     unsigned char :1;
 366     unsigned char :1;
 367     unsigned char :1;
 368     unsigned char :1;
 369     unsigned char :1;
 370     unsigned char :1;
 371   };
 372   struct {
 373     unsigned char :1;
 374     unsigned char GO_DONE:1;
 375     unsigned char :1;
 376     unsigned char :1;
 377     unsigned char :1;
 378     unsigned char :1;
 379     unsigned char :1;
 380     unsigned char :1;
 381   };
 382 } __ADCON0_bits_t;
 383 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 384
 385 #define ADON                 ADCON0_bits.ADON
 386 #define GO                   ADCON0_bits.GO
 387 #define NOT_DONE             ADCON0_bits.NOT_DONE
 388 #define GO_DONE              ADCON0_bits.GO_DONE
 389 #define CHS0                 ADCON0_bits.CHS0
 390 #define CHS1                 ADCON0_bits.CHS1
 391 #define CHS2                 ADCON0_bits.CHS2
 392 #define VCFG                 ADCON0_bits.VCFG
 393 #define ADFM                 ADCON0_bits.ADFM
 394
 395 // ----- BAUDCTL bits --------------------
 396 typedef union {
 397   struct {
 398     unsigned char ABDEN:1;
 399     unsigned char WUE:1;
 400     unsigned char :1;
 401     unsigned char BRG16:1;
 402     unsigned char SCKP:1;
 403     unsigned char :1;
 404     unsigned char RCIDL:1;
 405     unsigned char ABDOVF:1;
 406   };
 407 } __BAUDCTL_bits_t;
 408 extern volatile __BAUDCTL_bits_t __at(BAUDCTL_ADDR) BAUDCTL_bits;
 409
 410 #define ABDEN                BAUDCTL_bits.ABDEN
 411 #define WUE                  BAUDCTL_bits.WUE
 412 #define BRG16                BAUDCTL_bits.BRG16
 413 #define SCKP                 BAUDCTL_bits.SCKP
 414 #define RCIDL                BAUDCTL_bits.RCIDL
 415 #define ABDOVF               BAUDCTL_bits.ABDOVF
 416
 417 // ----- CMCON0 bits --------------------
 418 typedef union {
 419   struct {
 420     unsigned char CM0:1;
 421     unsigned char CM1:1;
 422     unsigned char CM2:1;
 423     unsigned char CIS:1;
 424     unsigned char C1INV:1;
 425     unsigned char C2INV:1;
 426     unsigned char C1OUT:1;
 427     unsigned char C2OUT:1;
 428   };
 429 } __CMCON0_bits_t;
 430 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 431
 432 #define CM0                  CMCON0_bits.CM0
 433 #define CM1                  CMCON0_bits.CM1
 434 #define CM2                  CMCON0_bits.CM2
 435 #define CIS                  CMCON0_bits.CIS
 436 #define C1INV                CMCON0_bits.C1INV
 437 #define C2INV                CMCON0_bits.C2INV
 438 #define C1OUT                CMCON0_bits.C1OUT
 439 #define C2OUT                CMCON0_bits.C2OUT
 440
 441 // ----- CMCON1 bits --------------------
 442 typedef union {
 443   struct {
 444     unsigned char C2SYNC:1;
 445     unsigned char T1GSS:1;
 446     unsigned char :1;
 447     unsigned char :1;
 448     unsigned char :1;
 449     unsigned char :1;
 450     unsigned char :1;
 451     unsigned char :1;
 452   };
 453 } __CMCON1_bits_t;
 454 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 455
 456 #define C2SYNC               CMCON1_bits.C2SYNC
 457 #define T1GSS                CMCON1_bits.T1GSS
 458
 459 // ----- INTCON bits --------------------
 460 typedef union {
 461   struct {
 462     unsigned char RAIF:1;
 463     unsigned char INTF:1;
 464     unsigned char T0IF:1;
 465     unsigned char RAIE:1;
 466     unsigned char INTE:1;
 467     unsigned char T0IE:1;
 468     unsigned char PEIE:1;
 469     unsigned char GIE:1;
 470   };
 471 } __INTCON_bits_t;
 472 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 473
 474 #define RAIF                 INTCON_bits.RAIF
 475 #define INTF                 INTCON_bits.INTF
 476 #define T0IF                 INTCON_bits.T0IF
 477 #define RAIE                 INTCON_bits.RAIE
 478 #define INTE                 INTCON_bits.INTE
 479 #define T0IE                 INTCON_bits.T0IE
 480 #define PEIE                 INTCON_bits.PEIE
 481 #define GIE                  INTCON_bits.GIE
 482
 483 // ----- OPTION_REG bits --------------------
 484 typedef union {
 485   struct {
 486     unsigned char PS0:1;
 487     unsigned char PS1:1;
 488     unsigned char PS2:1;
 489     unsigned char PSA:1;
 490     unsigned char T0SE:1;
 491     unsigned char T0CS:1;
 492     unsigned char INTEDG:1;
 493     unsigned char NOT_RAPU:1;
 494   };
 495 } __OPTION_REG_bits_t;
 496 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 497
 498 #define PS0                  OPTION_REG_bits.PS0
 499 #define PS1                  OPTION_REG_bits.PS1
 500 #define PS2                  OPTION_REG_bits.PS2
 501 #define PSA                  OPTION_REG_bits.PSA
 502 #define T0SE                 OPTION_REG_bits.T0SE
 503 #define T0CS                 OPTION_REG_bits.T0CS
 504 #define INTEDG               OPTION_REG_bits.INTEDG
 505 #define NOT_RAPU             OPTION_REG_bits.NOT_RAPU
 506
 507 // ----- OSCCON bits --------------------
 508 typedef union {
 509   struct {
 510     unsigned char SCS:1;
 511     unsigned char LTS:1;
 512     unsigned char HTS:1;
 513     unsigned char OSTS:1;
 514     unsigned char IRCF0:1;
 515     unsigned char IRCF1:1;
 516     unsigned char IRCF2:1;
 517     unsigned char :1;
 518   };
 519 } __OSCCON_bits_t;
 520 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 521
 522 #define SCS                  OSCCON_bits.SCS
 523 #define LTS                  OSCCON_bits.LTS
 524 #define HTS                  OSCCON_bits.HTS
 525 #define OSTS                 OSCCON_bits.OSTS
 526 #define IRCF0                OSCCON_bits.IRCF0
 527 #define IRCF1                OSCCON_bits.IRCF1
 528 #define IRCF2                OSCCON_bits.IRCF2
 529
 530 // ----- OSCTUNE bits --------------------
 531 typedef union {
 532   struct {
 533     unsigned char TUN0:1;
 534     unsigned char TUN1:1;
 535     unsigned char TUN2:1;
 536     unsigned char TUN3:1;
 537     unsigned char TUN4:1;
 538     unsigned char ANS5:1;
 539     unsigned char ANS6:1;
 540     unsigned char ANS7:1;
 541   };
 542   struct {
 543     unsigned char ANS0:1;
 544     unsigned char ANS1:1;
 545     unsigned char ANS2:1;
 546     unsigned char ANS3:1;
 547     unsigned char ANS4:1;
 548     unsigned char IOC5:1;
 549     unsigned char :1;
 550     unsigned char :1;
 551   };
 552   struct {
 553     unsigned char IOC0:1;
 554     unsigned char IOC1:1;
 555     unsigned char IOC2:1;
 556     unsigned char IOC3:1;
 557     unsigned char IOC4:1;
 558     unsigned char IOCA5:1;
 559     unsigned char :1;
 560     unsigned char :1;
 561   };
 562   struct {
 563     unsigned char IOCA0:1;
 564     unsigned char IOCA1:1;
 565     unsigned char IOCA2:1;
 566     unsigned char IOCA3:1;
 567     unsigned char IOCA4:1;
 568     unsigned char :1;
 569     unsigned char :1;
 570     unsigned char :1;
 571   };
 572 } __OSCTUNE_bits_t;
 573 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 574
 575 #define TUN0                 OSCTUNE_bits.TUN0
 576 #define ANS0                 OSCTUNE_bits.ANS0
 577 #define IOC0                 OSCTUNE_bits.IOC0
 578 #define IOCA0                OSCTUNE_bits.IOCA0
 579 #define TUN1                 OSCTUNE_bits.TUN1
 580 #define ANS1                 OSCTUNE_bits.ANS1
 581 #define IOC1                 OSCTUNE_bits.IOC1
 582 #define IOCA1                OSCTUNE_bits.IOCA1
 583 #define TUN2                 OSCTUNE_bits.TUN2
 584 #define ANS2                 OSCTUNE_bits.ANS2
 585 #define IOC2                 OSCTUNE_bits.IOC2
 586 #define IOCA2                OSCTUNE_bits.IOCA2
 587 #define TUN3                 OSCTUNE_bits.TUN3
 588 #define ANS3                 OSCTUNE_bits.ANS3
 589 #define IOC3                 OSCTUNE_bits.IOC3
 590 #define IOCA3                OSCTUNE_bits.IOCA3
 591 #define TUN4                 OSCTUNE_bits.TUN4
 592 #define ANS4                 OSCTUNE_bits.ANS4
 593 #define IOC4                 OSCTUNE_bits.IOC4
 594 #define IOCA4                OSCTUNE_bits.IOCA4
 595 #define ANS5                 OSCTUNE_bits.ANS5
 596 #define IOC5                 OSCTUNE_bits.IOC5
 597 #define IOCA5                OSCTUNE_bits.IOCA5
 598 #define ANS6                 OSCTUNE_bits.ANS6
 599 #define ANS7                 OSCTUNE_bits.ANS7
 600
 601 // ----- PCON bits --------------------
 602 typedef union {
 603   struct {
 604     unsigned char NOT_BOD:1;
 605     unsigned char NOT_POR:1;
 606     unsigned char :1;
 607     unsigned char :1;
 608     unsigned char SBODEN:1;
 609     unsigned char ULPWUE:1;
 610     unsigned char :1;
 611     unsigned char :1;
 612   };
 613 } __PCON_bits_t;
 614 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 615
 616 #define NOT_BOD              PCON_bits.NOT_BOD
 617 #define NOT_POR              PCON_bits.NOT_POR
 618 #define SBODEN               PCON_bits.SBODEN
 619 #define ULPWUE               PCON_bits.ULPWUE
 620
 621 // ----- PIE1 bits --------------------
 622 typedef union {
 623   struct {
 624     unsigned char T1IE:1;
 625     unsigned char TXIE:1;
 626     unsigned char OSFIE:1;
 627     unsigned char C1IE:1;
 628     unsigned char C2IE:1;
 629     unsigned char RCIE:1;
 630     unsigned char ADIE:1;
 631     unsigned char EEIE:1;
 632   };
 633   struct {
 634     unsigned char TMR1IE:1;
 635     unsigned char :1;
 636     unsigned char :1;
 637     unsigned char :1;
 638     unsigned char :1;
 639     unsigned char :1;
 640     unsigned char :1;
 641     unsigned char :1;
 642   };
 643 } __PIE1_bits_t;
 644 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 645
 646 #define T1IE                 PIE1_bits.T1IE
 647 #define TMR1IE               PIE1_bits.TMR1IE
 648 #define TXIE                 PIE1_bits.TXIE
 649 #define OSFIE                PIE1_bits.OSFIE
 650 #define C1IE                 PIE1_bits.C1IE
 651 #define C2IE                 PIE1_bits.C2IE
 652 #define RCIE                 PIE1_bits.RCIE
 653 #define ADIE                 PIE1_bits.ADIE
 654 #define EEIE                 PIE1_bits.EEIE
 655
 656 // ----- PIR1 bits --------------------
 657 typedef union {
 658   struct {
 659     unsigned char T1IF:1;
 660     unsigned char TXIF:1;
 661     unsigned char OSFIF:1;
 662     unsigned char C1IF:1;
 663     unsigned char C2IF:1;
 664     unsigned char RCIF:1;
 665     unsigned char ADIF:1;
 666     unsigned char EEIF:1;
 667   };
 668   struct {
 669     unsigned char TMR1IF:1;
 670     unsigned char :1;
 671     unsigned char :1;
 672     unsigned char :1;
 673     unsigned char :1;
 674     unsigned char :1;
 675     unsigned char :1;
 676     unsigned char :1;
 677   };
 678 } __PIR1_bits_t;
 679 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 680
 681 #define T1IF                 PIR1_bits.T1IF
 682 #define TMR1IF               PIR1_bits.TMR1IF
 683 #define TXIF                 PIR1_bits.TXIF
 684 #define OSFIF                PIR1_bits.OSFIF
 685 #define C1IF                 PIR1_bits.C1IF
 686 #define C2IF                 PIR1_bits.C2IF
 687 #define RCIF                 PIR1_bits.RCIF
 688 #define ADIF                 PIR1_bits.ADIF
 689 #define EEIF                 PIR1_bits.EEIF
 690
 691 // ----- RCSTA bits --------------------
 692 typedef union {
 693   struct {
 694     unsigned char RX9D:1;
 695     unsigned char OERR:1;
 696     unsigned char FERR:1;
 697     unsigned char ADDEN:1;
 698     unsigned char CREN:1;
 699     unsigned char SREN:1;
 700     unsigned char RX9:1;
 701     unsigned char SPEN:1;
 702   };
 703   struct {
 704     unsigned char SWDTEN:1;
 705     unsigned char WDTPS0:1;
 706     unsigned char WDTPS1:1;
 707     unsigned char WDTPS2:1;
 708     unsigned char WDTPS3:1;
 709     unsigned char :1;
 710     unsigned char :1;
 711     unsigned char :1;
 712   };
 713 } __RCSTA_bits_t;
 714 extern volatile __RCSTA_bits_t __at(RCSTA_ADDR) RCSTA_bits;
 715
 716 #define RX9D                 RCSTA_bits.RX9D
 717 #define SWDTEN               RCSTA_bits.SWDTEN
 718 #define OERR                 RCSTA_bits.OERR
 719 #define WDTPS0               RCSTA_bits.WDTPS0
 720 #define FERR                 RCSTA_bits.FERR
 721 #define WDTPS1               RCSTA_bits.WDTPS1
 722 #define ADDEN                RCSTA_bits.ADDEN
 723 #define WDTPS2               RCSTA_bits.WDTPS2
 724 #define CREN                 RCSTA_bits.CREN
 725 #define WDTPS3               RCSTA_bits.WDTPS3
 726 #define SREN                 RCSTA_bits.SREN
 727 #define RX9                  RCSTA_bits.RX9
 728 #define SPEN                 RCSTA_bits.SPEN
 729
 730 // ----- STATUS bits --------------------
 731 typedef union {
 732   struct {
 733     unsigned char C:1;
 734     unsigned char DC:1;
 735     unsigned char Z:1;
 736     unsigned char NOT_PD:1;
 737     unsigned char NOT_TO:1;
 738     unsigned char RP0:1;
 739     unsigned char RP1:1;
 740     unsigned char IRP:1;
 741   };
 742 } __STATUS_bits_t;
 743 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 744
 745 #define C                    STATUS_bits.C
 746 #define DC                   STATUS_bits.DC
 747 #define Z                    STATUS_bits.Z
 748 #define NOT_PD               STATUS_bits.NOT_PD
 749 #define NOT_TO               STATUS_bits.NOT_TO
 750 #define RP0                  STATUS_bits.RP0
 751 #define RP1                  STATUS_bits.RP1
 752 #define IRP                  STATUS_bits.IRP
 753
 754 // ----- T1CON bits --------------------
 755 typedef union {
 756   struct {
 757     unsigned char TMR1ON:1;
 758     unsigned char TMR1CS:1;
 759     unsigned char NOT_T1SYNC:1;
 760     unsigned char T1OSCEN:1;
 761     unsigned char T1CKPS0:1;
 762     unsigned char T1CKPS1:1;
 763     unsigned char TMR1GE:1;
 764     unsigned char T1GINV:1;
 765   };
 766 } __T1CON_bits_t;
 767 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 768
 769 #define TMR1ON               T1CON_bits.TMR1ON
 770 #define TMR1CS               T1CON_bits.TMR1CS
 771 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 772 #define T1OSCEN              T1CON_bits.T1OSCEN
 773 #define T1CKPS0              T1CON_bits.T1CKPS0
 774 #define T1CKPS1              T1CON_bits.T1CKPS1
 775 #define TMR1GE               T1CON_bits.TMR1GE
 776 #define T1GINV               T1CON_bits.T1GINV
 777
 778 // ----- TXSTA bits --------------------
 779 typedef union {
 780   struct {
 781     unsigned char TX9D:1;
 782     unsigned char TRMT:1;
 783     unsigned char BRGH:1;
 784     unsigned char SENDB:1;
 785     unsigned char SYNC:1;
 786     unsigned char TXEN:1;
 787     unsigned char TX9:1;
 788     unsigned char CSRC:1;
 789   };
 790 } __TXSTA_bits_t;
 791 extern volatile __TXSTA_bits_t __at(TXSTA_ADDR) TXSTA_bits;
 792
 793 #define TX9D                 TXSTA_bits.TX9D
 794 #define TRMT                 TXSTA_bits.TRMT
 795 #define BRGH                 TXSTA_bits.BRGH
 796 #define SENDB                TXSTA_bits.SENDB
 797 #define SYNC                 TXSTA_bits.SYNC
 798 #define TXEN                 TXSTA_bits.TXEN
 799 #define TX9                  TXSTA_bits.TX9
 800 #define CSRC                 TXSTA_bits.CSRC
 801
 802 // ----- VRCON bits --------------------
 803 typedef union {
 804   struct {
 805     unsigned char VR0:1;
 806     unsigned char VR1:1;
 807     unsigned char VR2:1;
 808     unsigned char VR3:1;
 809     unsigned char ADCS0:1;
 810     unsigned char VRR:1;
 811     unsigned char ADCS2:1;
 812     unsigned char VREN:1;
 813   };
 814   struct {
 815     unsigned char RD:1;
 816     unsigned char WR:1;
 817     unsigned char WREN:1;
 818     unsigned char WRERR:1;
 819     unsigned char :1;
 820     unsigned char ADCS1:1;
 821     unsigned char :1;
 822     unsigned char EEPGD:1;
 823   };
 824 } __VRCON_bits_t;
 825 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 826
 827 #define VR0                  VRCON_bits.VR0
 828 #define RD                   VRCON_bits.RD
 829 #define VR1                  VRCON_bits.VR1
 830 #define WR                   VRCON_bits.WR
 831 #define VR2                  VRCON_bits.VR2
 832 #define WREN                 VRCON_bits.WREN
 833 #define VR3                  VRCON_bits.VR3
 834 #define WRERR                VRCON_bits.WRERR
 835 #define ADCS0                VRCON_bits.ADCS0
 836 #define VRR                  VRCON_bits.VRR
 837 #define ADCS1                VRCON_bits.ADCS1
 838 #define ADCS2                VRCON_bits.ADCS2
 839 #define VREN                 VRCON_bits.VREN
 840 #define EEPGD                VRCON_bits.EEPGD
 841
 842 #endif