git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16f639.h

   1 //
   2 // Register Declarations for Microchip 16F639 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16F639_H
  23 #define P16F639_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTC_ADDR      0x0007
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define TMR1L_ADDR      0x000E
  39 #define TMR1H_ADDR      0x000F
  40 #define T1CON_ADDR      0x0010
  41 #define WDTCON_ADDR     0x0018
  42 #define CMCON0_ADDR     0x0019
  43 #define CMCON1_ADDR     0x001A
  44 #define OPTION_REG_ADDR 0x0081
  45 #define TRISA_ADDR      0x0085
  46 #define TRISC_ADDR      0x0087
  47 #define PIE1_ADDR       0x008C
  48 #define PCON_ADDR       0x008E
  49 #define OSCCON_ADDR     0x008F
  50 #define OSCTUNE_ADDR    0x0090
  51 #define LVDCON_ADDR     0x0094
  52 #define WPUDA_ADDR      0x0095
  53 #define IOCA_ADDR       0x0096
  54 #define WDA_ADDR        0x0097
  55 #define VRCON_ADDR      0x0099
  56 #define EEDAT_ADDR      0x009A
  57 #define EEDATA_ADDR     0x009A
  58 #define EEADR_ADDR      0x009B
  59 #define EECON1_ADDR     0x009C
  60 #define EECON2_ADDR     0x009D
  61 #define CRCON_ADDR      0x0110
  62 #define CRDAT0_ADDR     0x0111
  63 #define CRDAT1_ADDR     0x0112
  64 #define CRDAT2_ADDR     0x0113
  65 #define CRDAT3_ADDR     0x0114
  66
  67 //
  68 // Memory organization.
  69 //
  70
  71
  72
  73 //         LIST
  74 // P16F639.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
  75 //         NOLIST
  76
  77 // This header file defines configurations, registers, and other useful bits of
  78 // information for the PIC16F639 microcontroller.  These names are taken to match
  79 // the data sheets as closely as possible.
  80
  81 // Note that the processor must be selected before this file is
  82 // included.  The processor may be selected the following ways:
  83
  84 //       1. Command line switch:
  85 //               C:\ MPASM MYFILE.ASM /PIC16F639
  86 //       2. LIST directive in the source file
  87 //               LIST   P=PIC16F639
  88 //       3. Processor Type entry in the MPASM full-screen interface
  89
  90 //==========================================================================
  91 //
  92 //       Revision History
  93 //
  94 //==========================================================================
  95 //1.00   10/28/04 Original based on P16F636.INC
  96 //==========================================================================
  97 //
  98 //       Verify Processor
  99 //
 100 //==========================================================================
 101
 102 //        IFNDEF __16F639
 103 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 104 //         ENDIF
 105
 106 //==========================================================================
 107 //
 108 //       Register Definitions
 109 //
 110 //==========================================================================
 111
 112 #define W                    0x0000
 113 #define F                    0x0001
 114
 115 //----- Register Files------------------------------------------------------
 116 //Bank 0
 117 extern __data __at (INDF_ADDR) volatile char      INDF;
 118 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 119 extern __data __at (PCL_ADDR) volatile char       PCL;
 120 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 121 extern __sfr  __at (FSR_ADDR)                     FSR;
 122 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 123
 124 extern __sfr  __at (PORTC_ADDR)                   PORTC;
 125
 126 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 127 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 128 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 129
 130 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 131 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 132 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 133
 134 extern __sfr  __at (WDTCON_ADDR)                  WDTCON;
 135 extern __sfr  __at (CMCON0_ADDR)                  CMCON0;
 136 extern __sfr  __at (CMCON1_ADDR)                  CMCON1;
 137
 138 //Bank 1
 139 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 140 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 141 extern __sfr  __at (TRISC_ADDR)                   TRISC;
 142 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 143
 144 extern __sfr  __at (PCON_ADDR)                    PCON;
 145 extern __sfr  __at (OSCCON_ADDR)                  OSCCON;
 146 extern __sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 147
 148 extern __sfr  __at (LVDCON_ADDR)                  LVDCON;
 149 extern __sfr  __at (WPUDA_ADDR)                   WPUDA;
 150 extern __sfr  __at (IOCA_ADDR)                    IOCA;
 151 extern __sfr  __at (WDA_ADDR)                     WDA;
 152
 153 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 154 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 155 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 156 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 157 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 158 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 159
 160 //Bank 2
 161 extern __sfr  __at (CRCON_ADDR)                   CRCON;
 162 extern __sfr  __at (CRDAT0_ADDR)                  CRDAT0;
 163 extern __sfr  __at (CRDAT1_ADDR)                  CRDAT1;
 164 extern __sfr  __at (CRDAT2_ADDR)                  CRDAT2;
 165 extern __sfr  __at (CRDAT3_ADDR)                  CRDAT3;
 166
 167 //----- STATUS Bits --------------------------------------------------------
 168
 169
 170 //----- INTCON Bits --------------------------------------------------------
 171
 172
 173 //----- PIR1 Bits ----------------------------------------------------------
 174
 175
 176 //----- T1CON Bits ---------------------------------------------------------
 177
 178
 179 //----- WDTCON Bits --------------------------------------------------------
 180
 181
 182 //----- CMCON0 Bits -------------------------------------------------------
 183
 184
 185 //----- CMCON1 Bits -------------------------------------------------------
 186
 187
 188 //----- OPTION Bits --------------------------------------------------------
 189
 190
 191 //----- PIE1 Bits ----------------------------------------------------------
 192
 193
 194 //----- PCON Bits ----------------------------------------------------------
 195
 196
 197 //----- OSCCON Bits --------------------------------------------------------
 198
 199
 200 //----- OSCTUNE Bits -------------------------------------------------------
 201
 202
 203 //----- IOCA --------------------------------------------------------------
 204
 205
 206 //----- EECON1 -------------------------------------------------------------
 207
 208
 209 //----- VRCON ---------------------------------------------------------
 210
 211
 212
 213 //----- CRCON -------------------------------------------------------------
 214
 215
 216 //----- LVDCON -------------------------------------------------------------
 217
 218
 219 //----- WDA    -------------------------------------------------------------
 220
 221
 222 //----- WPUDA    -------------------------------------------------------------
 223
 224
 225
 226 //==========================================================================
 227 //
 228 //       RAM Definition
 229 //
 230 //==========================================================================
 231
 232 //         __MAXRAM H'1FF'
 233 //         __BADRAM H'06', H'08'-H'09', H'0D', H'11'-H'17', H'1B'-H'1F'
 234 //         __BADRAM H'86', H'88'-H'89', H'8D', H'91'-H'93', H'98', H'9E'-H'9F', H'C0'-H'EF'
 235 //         __BADRAM H'10C'-H'10F', H'115'-H'16F', H'106', H'108'-H'109', H'186'
 236 //         __BADRAM H'188'-H'189', H'18C'-H'1EF'
 237
 238 //==========================================================================
 239 //
 240 //       Configuration Bits
 241 //
 242 //==========================================================================
 243 #define _WUREN_ON            0x2FFF
 244 #define _WUREN_OFF           0x3FFF
 245 #define _FCMEN_ON            0x3FFF
 246 #define _FCMEN_OFF           0x37FF
 247 #define _IESO_ON             0x3FFF
 248 #define _IESO_OFF            0x3BFF
 249 #define _BOD_ON              0x3FFF
 250 #define _BOD_NSLEEP          0x3EFF
 251 #define _BOD_SBODEN          0x3DFF
 252 #define _BOD_OFF             0x3CFF
 253 #define _CPD_ON              0x3F7F
 254 #define _CPD_OFF             0x3FFF
 255 #define _CP_ON               0x3FBF
 256 #define _CP_OFF              0x3FFF
 257 #define _MCLRE_ON            0x3FFF
 258 #define _MCLRE_OFF           0x3FDF
 259 #define _PWRTE_OFF           0x3FFF
 260 #define _PWRTE_ON            0x3FEF
 261 #define _WDT_ON              0x3FFF
 262 #define _WDT_OFF             0x3FF7
 263 #define _LP_OSC              0x3FF8
 264 #define _XT_OSC              0x3FF9
 265 #define _HS_OSC              0x3FFA
 266 #define _EC_OSC              0x3FFB
 267 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 268 #define _INTRC_OSC_CLKOUT    0x3FFD
 269 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 270 #define _EXTRC_OSC_CLKOUT    0x3FFF
 271
 272 //         LIST
 273
 274 // ----- CMCON0 bits --------------------
 275 typedef union {
 276   struct {
 277     unsigned char CM0:1;
 278     unsigned char CM1:1;
 279     unsigned char CM2:1;
 280     unsigned char CIS:1;
 281     unsigned char C1INV:1;
 282     unsigned char C2INV:1;
 283     unsigned char C1OUT:1;
 284     unsigned char C2OUT:1;
 285   };
 286 } __CMCON0_bits_t;
 287 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 288
 289 #define CM0                  CMCON0_bits.CM0
 290 #define CM1                  CMCON0_bits.CM1
 291 #define CM2                  CMCON0_bits.CM2
 292 #define CIS                  CMCON0_bits.CIS
 293 #define C1INV                CMCON0_bits.C1INV
 294 #define C2INV                CMCON0_bits.C2INV
 295 #define C1OUT                CMCON0_bits.C1OUT
 296 #define C2OUT                CMCON0_bits.C2OUT
 297
 298 // ----- CMCON1 bits --------------------
 299 typedef union {
 300   struct {
 301     unsigned char C2SYNC:1;
 302     unsigned char T1GSS:1;
 303     unsigned char :1;
 304     unsigned char :1;
 305     unsigned char :1;
 306     unsigned char :1;
 307     unsigned char :1;
 308     unsigned char :1;
 309   };
 310 } __CMCON1_bits_t;
 311 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 312
 313 #define C2SYNC               CMCON1_bits.C2SYNC
 314 #define T1GSS                CMCON1_bits.T1GSS
 315
 316 // ----- INTCON bits --------------------
 317 typedef union {
 318   struct {
 319     unsigned char RAIF:1;
 320     unsigned char INTF:1;
 321     unsigned char T0IF:1;
 322     unsigned char RAIE:1;
 323     unsigned char INTE:1;
 324     unsigned char T0IE:1;
 325     unsigned char PEIE:1;
 326     unsigned char GIE:1;
 327   };
 328 } __INTCON_bits_t;
 329 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 330
 331 #define RAIF                 INTCON_bits.RAIF
 332 #define INTF                 INTCON_bits.INTF
 333 #define T0IF                 INTCON_bits.T0IF
 334 #define RAIE                 INTCON_bits.RAIE
 335 #define INTE                 INTCON_bits.INTE
 336 #define T0IE                 INTCON_bits.T0IE
 337 #define PEIE                 INTCON_bits.PEIE
 338 #define GIE                  INTCON_bits.GIE
 339
 340 // ----- OPTION_REG bits --------------------
 341 typedef union {
 342   struct {
 343     unsigned char PS0:1;
 344     unsigned char PS1:1;
 345     unsigned char PS2:1;
 346     unsigned char PSA:1;
 347     unsigned char T0SE:1;
 348     unsigned char T0CS:1;
 349     unsigned char INTEDG:1;
 350     unsigned char NOT_RAPU:1;
 351   };
 352 } __OPTION_REG_bits_t;
 353 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 354
 355 #define PS0                  OPTION_REG_bits.PS0
 356 #define PS1                  OPTION_REG_bits.PS1
 357 #define PS2                  OPTION_REG_bits.PS2
 358 #define PSA                  OPTION_REG_bits.PSA
 359 #define T0SE                 OPTION_REG_bits.T0SE
 360 #define T0CS                 OPTION_REG_bits.T0CS
 361 #define INTEDG               OPTION_REG_bits.INTEDG
 362 #define NOT_RAPU             OPTION_REG_bits.NOT_RAPU
 363
 364 // ----- OSCCON bits --------------------
 365 typedef union {
 366   struct {
 367     unsigned char SCS:1;
 368     unsigned char LTS:1;
 369     unsigned char HTS:1;
 370     unsigned char OSTS:1;
 371     unsigned char IRCF0:1;
 372     unsigned char IRCF1:1;
 373     unsigned char IRCF2:1;
 374     unsigned char :1;
 375   };
 376 } __OSCCON_bits_t;
 377 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 378
 379 #define SCS                  OSCCON_bits.SCS
 380 #define LTS                  OSCCON_bits.LTS
 381 #define HTS                  OSCCON_bits.HTS
 382 #define OSTS                 OSCCON_bits.OSTS
 383 #define IRCF0                OSCCON_bits.IRCF0
 384 #define IRCF1                OSCCON_bits.IRCF1
 385 #define IRCF2                OSCCON_bits.IRCF2
 386
 387 // ----- OSCTUNE bits --------------------
 388 typedef union {
 389   struct {
 390     unsigned char TUN0:1;
 391     unsigned char TUN1:1;
 392     unsigned char TUN2:1;
 393     unsigned char TUN3:1;
 394     unsigned char TUN4:1;
 395     unsigned char IOCA5:1;
 396     unsigned char ENC_DEC:1;
 397     unsigned char VREN:1;
 398   };
 399   struct {
 400     unsigned char IOCA0:1;
 401     unsigned char IOCA1:1;
 402     unsigned char IOCA2:1;
 403     unsigned char IOCA3:1;
 404     unsigned char IOCA4:1;
 405     unsigned char VRR:1;
 406     unsigned char :1;
 407     unsigned char GO:1;
 408   };
 409   struct {
 410     unsigned char RD:1;
 411     unsigned char WR:1;
 412     unsigned char WREN:1;
 413     unsigned char WRERR:1;
 414     unsigned char LVDEN:1;
 415     unsigned char IRVST:1;
 416     unsigned char :1;
 417     unsigned char :1;
 418   };
 419   struct {
 420     unsigned char VR0:1;
 421     unsigned char VR1:1;
 422     unsigned char VR2:1;
 423     unsigned char VR3:1;
 424     unsigned char WDA4:1;
 425     unsigned char WDA5:1;
 426     unsigned char :1;
 427     unsigned char :1;
 428   };
 429   struct {
 430     unsigned char CRREG0:1;
 431     unsigned char CRREG1:1;
 432     unsigned char LVDL2:1;
 433     unsigned char :1;
 434     unsigned char WPUDA4:1;
 435     unsigned char WPUDA5:1;
 436     unsigned char :1;
 437     unsigned char :1;
 438   };
 439   struct {
 440     unsigned char LVDL0:1;
 441     unsigned char LVDL1:1;
 442     unsigned char WDA2:1;
 443     unsigned char :1;
 444     unsigned char :1;
 445     unsigned char :1;
 446     unsigned char :1;
 447     unsigned char :1;
 448   };
 449   struct {
 450     unsigned char WDA0:1;
 451     unsigned char WDA1:1;
 452     unsigned char WPUDA2:1;
 453     unsigned char :1;
 454     unsigned char :1;
 455     unsigned char :1;
 456     unsigned char :1;
 457     unsigned char :1;
 458   };
 459   struct {
 460     unsigned char WPUDA0:1;
 461     unsigned char WPUDA1:1;
 462     unsigned char :1;
 463     unsigned char :1;
 464     unsigned char :1;
 465     unsigned char :1;
 466     unsigned char :1;
 467     unsigned char :1;
 468   };
 469 } __OSCTUNE_bits_t;
 470 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 471
 472 #define TUN0                 OSCTUNE_bits.TUN0
 473 #define IOCA0                OSCTUNE_bits.IOCA0
 474 #define RD                   OSCTUNE_bits.RD
 475 #define VR0                  OSCTUNE_bits.VR0
 476 #define CRREG0               OSCTUNE_bits.CRREG0
 477 #define LVDL0                OSCTUNE_bits.LVDL0
 478 #define WDA0                 OSCTUNE_bits.WDA0
 479 #define WPUDA0               OSCTUNE_bits.WPUDA0
 480 #define TUN1                 OSCTUNE_bits.TUN1
 481 #define IOCA1                OSCTUNE_bits.IOCA1
 482 #define WR                   OSCTUNE_bits.WR
 483 #define VR1                  OSCTUNE_bits.VR1
 484 #define CRREG1               OSCTUNE_bits.CRREG1
 485 #define LVDL1                OSCTUNE_bits.LVDL1
 486 #define WDA1                 OSCTUNE_bits.WDA1
 487 #define WPUDA1               OSCTUNE_bits.WPUDA1
 488 #define TUN2                 OSCTUNE_bits.TUN2
 489 #define IOCA2                OSCTUNE_bits.IOCA2
 490 #define WREN                 OSCTUNE_bits.WREN
 491 #define VR2                  OSCTUNE_bits.VR2
 492 #define LVDL2                OSCTUNE_bits.LVDL2
 493 #define WDA2                 OSCTUNE_bits.WDA2
 494 #define WPUDA2               OSCTUNE_bits.WPUDA2
 495 #define TUN3                 OSCTUNE_bits.TUN3
 496 #define IOCA3                OSCTUNE_bits.IOCA3
 497 #define WRERR                OSCTUNE_bits.WRERR
 498 #define VR3                  OSCTUNE_bits.VR3
 499 #define TUN4                 OSCTUNE_bits.TUN4
 500 #define IOCA4                OSCTUNE_bits.IOCA4
 501 #define LVDEN                OSCTUNE_bits.LVDEN
 502 #define WDA4                 OSCTUNE_bits.WDA4
 503 #define WPUDA4               OSCTUNE_bits.WPUDA4
 504 #define IOCA5                OSCTUNE_bits.IOCA5
 505 #define VRR                  OSCTUNE_bits.VRR
 506 #define IRVST                OSCTUNE_bits.IRVST
 507 #define WDA5                 OSCTUNE_bits.WDA5
 508 #define WPUDA5               OSCTUNE_bits.WPUDA5
 509 #define ENC_DEC              OSCTUNE_bits.ENC_DEC
 510 #define VREN                 OSCTUNE_bits.VREN
 511 #define GO                   OSCTUNE_bits.GO
 512
 513 // ----- PCON bits --------------------
 514 typedef union {
 515   struct {
 516     unsigned char NOT_BOD:1;
 517     unsigned char NOT_POR:1;
 518     unsigned char :1;
 519     unsigned char NOT_WUR:1;
 520     unsigned char SBODEN:1;
 521     unsigned char ULPWUE:1;
 522     unsigned char :1;
 523     unsigned char :1;
 524   };
 525 } __PCON_bits_t;
 526 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 527
 528 #define NOT_BOD              PCON_bits.NOT_BOD
 529 #define NOT_POR              PCON_bits.NOT_POR
 530 #define NOT_WUR              PCON_bits.NOT_WUR
 531 #define SBODEN               PCON_bits.SBODEN
 532 #define ULPWUE               PCON_bits.ULPWUE
 533
 534 // ----- PIE1 bits --------------------
 535 typedef union {
 536   struct {
 537     unsigned char TMR1IE:1;
 538     unsigned char :1;
 539     unsigned char OSFIE:1;
 540     unsigned char C1IE:1;
 541     unsigned char C2IE:1;
 542     unsigned char CRIE:1;
 543     unsigned char LVDIE:1;
 544     unsigned char EEIE:1;
 545   };
 546 } __PIE1_bits_t;
 547 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 548
 549 #define TMR1IE               PIE1_bits.TMR1IE
 550 #define OSFIE                PIE1_bits.OSFIE
 551 #define C1IE                 PIE1_bits.C1IE
 552 #define C2IE                 PIE1_bits.C2IE
 553 #define CRIE                 PIE1_bits.CRIE
 554 #define LVDIE                PIE1_bits.LVDIE
 555 #define EEIE                 PIE1_bits.EEIE
 556
 557 // ----- PIR1 bits --------------------
 558 typedef union {
 559   struct {
 560     unsigned char TMR1IF:1;
 561     unsigned char :1;
 562     unsigned char OSFIF:1;
 563     unsigned char C1IF:1;
 564     unsigned char C2IF:1;
 565     unsigned char CRIF:1;
 566     unsigned char LVDIF:1;
 567     unsigned char EEIF:1;
 568   };
 569 } __PIR1_bits_t;
 570 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 571
 572 #define TMR1IF               PIR1_bits.TMR1IF
 573 #define OSFIF                PIR1_bits.OSFIF
 574 #define C1IF                 PIR1_bits.C1IF
 575 #define C2IF                 PIR1_bits.C2IF
 576 #define CRIF                 PIR1_bits.CRIF
 577 #define LVDIF                PIR1_bits.LVDIF
 578 #define EEIF                 PIR1_bits.EEIF
 579
 580 // ----- STATUS bits --------------------
 581 typedef union {
 582   struct {
 583     unsigned char C:1;
 584     unsigned char DC:1;
 585     unsigned char Z:1;
 586     unsigned char NOT_PD:1;
 587     unsigned char NOT_TO:1;
 588     unsigned char RP0:1;
 589     unsigned char RP1:1;
 590     unsigned char IRP:1;
 591   };
 592 } __STATUS_bits_t;
 593 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 594
 595 #define C                    STATUS_bits.C
 596 #define DC                   STATUS_bits.DC
 597 #define Z                    STATUS_bits.Z
 598 #define NOT_PD               STATUS_bits.NOT_PD
 599 #define NOT_TO               STATUS_bits.NOT_TO
 600 #define RP0                  STATUS_bits.RP0
 601 #define RP1                  STATUS_bits.RP1
 602 #define IRP                  STATUS_bits.IRP
 603
 604 // ----- T1CON bits --------------------
 605 typedef union {
 606   struct {
 607     unsigned char TMR1ON:1;
 608     unsigned char TMR1CS:1;
 609     unsigned char NOT_T1SYNC:1;
 610     unsigned char T1OSCEN:1;
 611     unsigned char T1CKPS0:1;
 612     unsigned char T1CKPS1:1;
 613     unsigned char TMR1GE:1;
 614     unsigned char T1GINV:1;
 615   };
 616 } __T1CON_bits_t;
 617 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 618
 619 #define TMR1ON               T1CON_bits.TMR1ON
 620 #define TMR1CS               T1CON_bits.TMR1CS
 621 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 622 #define T1OSCEN              T1CON_bits.T1OSCEN
 623 #define T1CKPS0              T1CON_bits.T1CKPS0
 624 #define T1CKPS1              T1CON_bits.T1CKPS1
 625 #define TMR1GE               T1CON_bits.TMR1GE
 626 #define T1GINV               T1CON_bits.T1GINV
 627
 628 // ----- WDTCON bits --------------------
 629 typedef union {
 630   struct {
 631     unsigned char SWDTEN:1;
 632     unsigned char WDTPS0:1;
 633     unsigned char WDTPS1:1;
 634     unsigned char WDTPS2:1;
 635     unsigned char WDTPS3:1;
 636     unsigned char :1;
 637     unsigned char :1;
 638     unsigned char :1;
 639   };
 640 } __WDTCON_bits_t;
 641 extern volatile __WDTCON_bits_t __at(WDTCON_ADDR) WDTCON_bits;
 642
 643 #define SWDTEN               WDTCON_bits.SWDTEN
 644 #define WDTPS0               WDTCON_bits.WDTPS0
 645 #define WDTPS1               WDTCON_bits.WDTPS1
 646 #define WDTPS2               WDTCON_bits.WDTPS2
 647 #define WDTPS3               WDTCON_bits.WDTPS3
 648
 649 #endif