git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16f628.h

   1 //
   2 // Register Declarations for Microchip 16F628 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16F628_H
  23 #define P16F628_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define TMR1L_ADDR      0x000E
  39 #define TMR1H_ADDR      0x000F
  40 #define T1CON_ADDR      0x0010
  41 #define TMR2_ADDR       0x0011
  42 #define T2CON_ADDR      0x0012
  43 #define CCPR1L_ADDR     0x0015
  44 #define CCPR1H_ADDR     0x0016
  45 #define CCP1CON_ADDR    0x0017
  46 #define RCSTA_ADDR      0x0018
  47 #define TXREG_ADDR      0x0019
  48 #define RCREG_ADDR      0x001A
  49 #define CMCON_ADDR      0x001F
  50 #define OPTION_REG_ADDR 0x0081
  51 #define TRISA_ADDR      0x0085
  52 #define TRISB_ADDR      0x0086
  53 #define PIE1_ADDR       0x008C
  54 #define PCON_ADDR       0x008E
  55 #define PR2_ADDR        0x0092
  56 #define TXSTA_ADDR      0x0098
  57 #define SPBRG_ADDR      0x0099
  58 #define EEDATA_ADDR     0x009A
  59 #define EEADR_ADDR      0x009B
  60 #define EECON1_ADDR     0x009C
  61 #define EECON2_ADDR     0x009D
  62 #define VRCON_ADDR      0x009F
  63
  64 //
  65 // Memory organization.
  66 //
  67
  68 #pragma memmap INDF_ADDR INDF_ADDR SFR 0x000    // INDF
  69 #pragma memmap TMR0_ADDR TMR0_ADDR SFR 0x000    // TMR0
  70 #pragma memmap PCL_ADDR PCL_ADDR SFR 0x000      // PCL
  71 #pragma memmap STATUS_ADDR STATUS_ADDR SFR 0x000        // STATUS
  72 #pragma memmap FSR_ADDR FSR_ADDR SFR 0x000      // FSR
  73 #pragma memmap PORTA_ADDR PORTA_ADDR SFR 0x000  // PORTA
  74 #pragma memmap PORTB_ADDR PORTB_ADDR SFR 0x000  // PORTB
  75 #pragma memmap PCLATH_ADDR PCLATH_ADDR SFR 0x000        // PCLATH
  76 #pragma memmap INTCON_ADDR INTCON_ADDR SFR 0x000        // INTCON
  77 #pragma memmap PIR1_ADDR PIR1_ADDR SFR 0x000    // PIR1
  78 #pragma memmap TMR1L_ADDR TMR1L_ADDR SFR 0x000  // TMR1L
  79 #pragma memmap TMR1H_ADDR TMR1H_ADDR SFR 0x000  // TMR1H
  80 #pragma memmap T1CON_ADDR T1CON_ADDR SFR 0x000  // T1CON
  81 #pragma memmap TMR2_ADDR TMR2_ADDR SFR 0x000    // TMR2
  82 #pragma memmap T2CON_ADDR T2CON_ADDR SFR 0x000  // T2CON
  83 #pragma memmap CCPR1L_ADDR CCPR1L_ADDR SFR 0x000        // CCPR1L
  84 #pragma memmap CCPR1H_ADDR CCPR1H_ADDR SFR 0x000        // CCPR1H
  85 #pragma memmap CCP1CON_ADDR CCP1CON_ADDR SFR 0x000      // CCP1CON
  86 #pragma memmap RCSTA_ADDR RCSTA_ADDR SFR 0x000  // RCSTA
  87 #pragma memmap TXREG_ADDR TXREG_ADDR SFR 0x000  // TXREG
  88 #pragma memmap RCREG_ADDR RCREG_ADDR SFR 0x000  // RCREG
  89 #pragma memmap CMCON_ADDR CMCON_ADDR SFR 0x000  // CMCON
  90 #pragma memmap OPTION_REG_ADDR OPTION_REG_ADDR SFR 0x000        // OPTION_REG
  91 #pragma memmap TRISA_ADDR TRISA_ADDR SFR 0x000  // TRISA
  92 #pragma memmap TRISB_ADDR TRISB_ADDR SFR 0x000  // TRISB
  93 #pragma memmap PIE1_ADDR PIE1_ADDR SFR 0x000    // PIE1
  94 #pragma memmap PCON_ADDR PCON_ADDR SFR 0x000    // PCON
  95 #pragma memmap PR2_ADDR PR2_ADDR SFR 0x000      // PR2
  96 #pragma memmap TXSTA_ADDR TXSTA_ADDR SFR 0x000  // TXSTA
  97 #pragma memmap SPBRG_ADDR SPBRG_ADDR SFR 0x000  // SPBRG
  98 #pragma memmap EEDATA_ADDR EEDATA_ADDR SFR 0x000        // EEDATA
  99 #pragma memmap EEADR_ADDR EEADR_ADDR SFR 0x000  // EEADR
 100 #pragma memmap EECON1_ADDR EECON1_ADDR SFR 0x000        // EECON1
 101 #pragma memmap EECON2_ADDR EECON2_ADDR SFR 0x000        // EECON2
 102 #pragma memmap VRCON_ADDR VRCON_ADDR SFR 0x000  // VRCON
 103
 104
 105 //         LIST
 106 // P16F628.INC  Standard Header File, Version 1.01    Microchip Technology, Inc.
 107 //         NOLIST
 108
 109 // This header file defines configurations, registers, and other useful bits of
 110 // information for the PIC16F628 microcontroller.  These names are taken to match
 111 // the data sheets as closely as possible.
 112
 113 // Note that the processor must be selected before this file is
 114 // included.  The processor may be selected the following ways:
 115
 116 //       1. Command line switch:
 117 //               C:\ MPASM MYFILE.ASM /PIC16F628
 118 //       2. LIST directive in the source file
 119 //               LIST   P=PIC16F628
 120 //       3. Processor Type entry in the MPASM full-screen interface
 121
 122 //==========================================================================
 123 //
 124 //       Revision History
 125 //
 126 //==========================================================================
 127
 128 //Rev:   Date:    Reason:
 129 //1.01   13 Sept 2001  Added _DATA_CP_ON and _DATA_CP_OFF
 130 //1.00   10 Feb 1999 Initial Release
 131
 132 //==========================================================================
 133 //
 134 //       Verify Processor
 135 //
 136 //==========================================================================
 137
 138 //        IFNDEF __16F628
 139 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 140 //         ENDIF
 141
 142 //==========================================================================
 143 //
 144 //       Register Definitions
 145 //
 146 //==========================================================================
 147
 148 #define W                    0x0000
 149 #define F                    0x0001
 150
 151 //----- Register Files------------------------------------------------------
 152
 153 extern __data __at (INDF_ADDR) volatile char      INDF;
 154 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 155 extern __data __at (PCL_ADDR) volatile char       PCL;
 156 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 157 extern __sfr  __at (FSR_ADDR)                     FSR;
 158 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 159 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 160 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 161 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 162 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 163 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 164 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 165 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 166 extern __sfr  __at (TMR2_ADDR)                    TMR2;
 167 extern __sfr  __at (T2CON_ADDR)                   T2CON;
 168 extern __sfr  __at (CCPR1L_ADDR)                  CCPR1L;
 169 extern __sfr  __at (CCPR1H_ADDR)                  CCPR1H;
 170 extern __sfr  __at (CCP1CON_ADDR)                 CCP1CON;
 171 extern __sfr  __at (RCSTA_ADDR)                   RCSTA;
 172 extern __sfr  __at (TXREG_ADDR)                   TXREG;
 173 extern __sfr  __at (RCREG_ADDR)                   RCREG;
 174 extern __sfr  __at (CMCON_ADDR)                   CMCON;
 175
 176 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 177 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 178 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 179 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 180 extern __sfr  __at (PCON_ADDR)                    PCON;
 181 extern __sfr  __at (PR2_ADDR)                     PR2;
 182 extern __sfr  __at (TXSTA_ADDR)                   TXSTA;
 183 extern __sfr  __at (SPBRG_ADDR)                   SPBRG;
 184 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 185 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 186 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 187 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 188 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 189
 190 //----- STATUS Bits --------------------------------------------------------
 191
 192
 193 //----- INTCON Bits --------------------------------------------------------
 194
 195
 196 //----- PIR1 Bits ----------------------------------------------------------
 197
 198
 199 //----- T1CON Bits ---------------------------------------------------------
 200
 201 //----- T2CON Bits ---------------------------------------------------------
 202
 203 //----- CCP1CON Bits ---------------------------------------------------------
 204
 205 //----- RCSTA Bits ---------------------------------------------------------
 206
 207 //----- CMCON Bits ---------------------------------------------------------
 208
 209
 210 //----- OPTION Bits --------------------------------------------------------
 211
 212
 213 //----- PIE1 Bits ----------------------------------------------------------
 214
 215
 216 //----- PCON Bits ----------------------------------------------------------
 217
 218
 219 //----- TXSTA Bits ----------------------------------------------------------
 220
 221 //----- EECON1 Bits ---------------------------------------------------------
 222
 223 //----- VRCON Bits ---------------------------------------------------------
 224
 225
 226 //==========================================================================
 227 //
 228 //       RAM Definition
 229 //
 230 //==========================================================================
 231
 232 //     __MAXRAM H'01FF'
 233 //     __BADRAM H'07'-H'09', H'0D', H'13'-H'14', H'1B'-H'1E'
 234 //     __BADRAM H'87'-H'89', H'8D', H'8F'-H'91', H'93'-H'97', H'9E'
 235 //     __BADRAM H'105', H'107'-H'109', H'10C'-H'11F', H'150'-H'16F'
 236 //     __BADRAM H'185', H'187'-H'189', H'18C'-H'1EF'
 237
 238 //==========================================================================
 239 //
 240 //       Configuration Bits
 241 //
 242 //==========================================================================
 243
 244 #define _BODEN_ON            0x3FFF
 245 #define _BODEN_OFF           0x3FBF
 246 #define _CP_ALL              0x03FF
 247 #define _CP_75               0x17FF
 248 #define _CP_50               0x2BFF
 249 #define _CP_OFF              0x3FFF
 250 #define _DATA_CP_ON          0x3EFF
 251 #define _DATA_CP_OFF         0x3FFF
 252 #define _PWRTE_OFF           0x3FFF
 253 #define _PWRTE_ON            0x3FF7
 254 #define _WDT_ON              0x3FFF
 255 #define _WDT_OFF             0x3FFB
 256 #define _LVP_ON              0x3FFF
 257 #define _LVP_OFF             0x3F7F
 258 #define _MCLRE_ON            0x3FFF
 259 #define _MCLRE_OFF           0x3FDF
 260 #define _ER_OSC_CLKOUT       0x3FFF
 261 #define _ER_OSC_NOCLKOUT     0x3FFE
 262 #define _INTRC_OSC_CLKOUT    0x3FFD
 263 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 264 #define _EXTCLK_OSC          0x3FEF
 265 #define _LP_OSC              0x3FEC
 266 #define _XT_OSC              0x3FED
 267 #define _HS_OSC              0x3FEE
 268
 269 //         LIST
 270
 271 // ----- CCP1CON bits --------------------
 272 typedef union {
 273   struct {
 274     unsigned char CCP1M0:1;
 275     unsigned char CCP1M1:1;
 276     unsigned char CCP1M2:1;
 277     unsigned char CCP1M3:1;
 278     unsigned char CCP1Y:1;
 279     unsigned char CCP1X:1;
 280     unsigned char :1;
 281     unsigned char :1;
 282   };
 283 } __CCP1CON_bits_t;
 284 extern volatile __CCP1CON_bits_t __at(CCP1CON_ADDR) CCP1CON_bits;
 285
 286 #define CCP1M0               CCP1CON_bits.CCP1M0
 287 #define CCP1M1               CCP1CON_bits.CCP1M1
 288 #define CCP1M2               CCP1CON_bits.CCP1M2
 289 #define CCP1M3               CCP1CON_bits.CCP1M3
 290 #define CCP1Y                CCP1CON_bits.CCP1Y
 291 #define CCP1X                CCP1CON_bits.CCP1X
 292
 293 // ----- CMCON bits --------------------
 294 typedef union {
 295   struct {
 296     unsigned char CM0:1;
 297     unsigned char CM1:1;
 298     unsigned char CM2:1;
 299     unsigned char CIS:1;
 300     unsigned char C1INV:1;
 301     unsigned char C2INV:1;
 302     unsigned char C1OUT:1;
 303     unsigned char C2OUT:1;
 304   };
 305 } __CMCON_bits_t;
 306 extern volatile __CMCON_bits_t __at(CMCON_ADDR) CMCON_bits;
 307
 308 #define CM0                  CMCON_bits.CM0
 309 #define CM1                  CMCON_bits.CM1
 310 #define CM2                  CMCON_bits.CM2
 311 #define CIS                  CMCON_bits.CIS
 312 #define C1INV                CMCON_bits.C1INV
 313 #define C2INV                CMCON_bits.C2INV
 314 #define C1OUT                CMCON_bits.C1OUT
 315 #define C2OUT                CMCON_bits.C2OUT
 316
 317 // ----- EECON1 bits --------------------
 318 typedef union {
 319   struct {
 320     unsigned char RD:1;
 321     unsigned char WR:1;
 322     unsigned char WREN:1;
 323     unsigned char WRERR:1;
 324     unsigned char :1;
 325     unsigned char :1;
 326     unsigned char :1;
 327     unsigned char :1;
 328   };
 329 } __EECON1_bits_t;
 330 extern volatile __EECON1_bits_t __at(EECON1_ADDR) EECON1_bits;
 331
 332 #define RD                   EECON1_bits.RD
 333 #define WR                   EECON1_bits.WR
 334 #define WREN                 EECON1_bits.WREN
 335 #define WRERR                EECON1_bits.WRERR
 336
 337 // ----- INTCON bits --------------------
 338 typedef union {
 339   struct {
 340     unsigned char RBIF:1;
 341     unsigned char INTF:1;
 342     unsigned char T0IF:1;
 343     unsigned char RBIE:1;
 344     unsigned char INTE:1;
 345     unsigned char T0IE:1;
 346     unsigned char PEIE:1;
 347     unsigned char GIE:1;
 348   };
 349 } __INTCON_bits_t;
 350 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 351
 352 #define RBIF                 INTCON_bits.RBIF
 353 #define INTF                 INTCON_bits.INTF
 354 #define T0IF                 INTCON_bits.T0IF
 355 #define RBIE                 INTCON_bits.RBIE
 356 #define INTE                 INTCON_bits.INTE
 357 #define T0IE                 INTCON_bits.T0IE
 358 #define PEIE                 INTCON_bits.PEIE
 359 #define GIE                  INTCON_bits.GIE
 360
 361 // ----- OPTION_REG bits --------------------
 362 typedef union {
 363   struct {
 364     unsigned char PS0:1;
 365     unsigned char PS1:1;
 366     unsigned char PS2:1;
 367     unsigned char PSA:1;
 368     unsigned char T0SE:1;
 369     unsigned char T0CS:1;
 370     unsigned char INTEDG:1;
 371     unsigned char NOT_RBPU:1;
 372   };
 373 } __OPTION_REG_bits_t;
 374 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 375
 376 #define PS0                  OPTION_REG_bits.PS0
 377 #define PS1                  OPTION_REG_bits.PS1
 378 #define PS2                  OPTION_REG_bits.PS2
 379 #define PSA                  OPTION_REG_bits.PSA
 380 #define T0SE                 OPTION_REG_bits.T0SE
 381 #define T0CS                 OPTION_REG_bits.T0CS
 382 #define INTEDG               OPTION_REG_bits.INTEDG
 383 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 384
 385 // ----- PCON bits --------------------
 386 typedef union {
 387   struct {
 388     unsigned char NOT_BO:1;
 389     unsigned char NOT_POR:1;
 390     unsigned char :1;
 391     unsigned char OSCF:1;
 392     unsigned char :1;
 393     unsigned char :1;
 394     unsigned char :1;
 395     unsigned char :1;
 396   };
 397   struct {
 398     unsigned char NOT_BOR:1;
 399     unsigned char :1;
 400     unsigned char :1;
 401     unsigned char :1;
 402     unsigned char :1;
 403     unsigned char :1;
 404     unsigned char :1;
 405     unsigned char :1;
 406   };
 407   struct {
 408     unsigned char NOT_BOD:1;
 409     unsigned char :1;
 410     unsigned char :1;
 411     unsigned char :1;
 412     unsigned char :1;
 413     unsigned char :1;
 414     unsigned char :1;
 415     unsigned char :1;
 416   };
 417 } __PCON_bits_t;
 418 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 419
 420 #define NOT_BO               PCON_bits.NOT_BO
 421 #define NOT_BOR              PCON_bits.NOT_BOR
 422 #define NOT_BOD              PCON_bits.NOT_BOD
 423 #define NOT_POR              PCON_bits.NOT_POR
 424 #define OSCF                 PCON_bits.OSCF
 425
 426 // ----- PIE1 bits --------------------
 427 typedef union {
 428   struct {
 429     unsigned char TMR1IE:1;
 430     unsigned char TMR2IE:1;
 431     unsigned char CCP1IE:1;
 432     unsigned char :1;
 433     unsigned char TXIE:1;
 434     unsigned char RCIE:1;
 435     unsigned char CMIE:1;
 436     unsigned char EEIE:1;
 437   };
 438 } __PIE1_bits_t;
 439 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 440
 441 #define TMR1IE               PIE1_bits.TMR1IE
 442 #define TMR2IE               PIE1_bits.TMR2IE
 443 #define CCP1IE               PIE1_bits.CCP1IE
 444 #define TXIE                 PIE1_bits.TXIE
 445 #define RCIE                 PIE1_bits.RCIE
 446 #define CMIE                 PIE1_bits.CMIE
 447 #define EEIE                 PIE1_bits.EEIE
 448
 449 // ----- PIR1 bits --------------------
 450 typedef union {
 451   struct {
 452     unsigned char TMR1IF:1;
 453     unsigned char TMR2IF:1;
 454     unsigned char CCP1IF:1;
 455     unsigned char :1;
 456     unsigned char TXIF:1;
 457     unsigned char RCIF:1;
 458     unsigned char CMIF:1;
 459     unsigned char EEIF:1;
 460   };
 461 } __PIR1_bits_t;
 462 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 463
 464 #define TMR1IF               PIR1_bits.TMR1IF
 465 #define TMR2IF               PIR1_bits.TMR2IF
 466 #define CCP1IF               PIR1_bits.CCP1IF
 467 #define TXIF                 PIR1_bits.TXIF
 468 #define RCIF                 PIR1_bits.RCIF
 469 #define CMIF                 PIR1_bits.CMIF
 470 #define EEIF                 PIR1_bits.EEIF
 471
 472 // ----- RCSTA bits --------------------
 473 typedef union {
 474   struct {
 475     unsigned char RX9D:1;
 476     unsigned char OERR:1;
 477     unsigned char FERR:1;
 478     unsigned char ADEN:1;
 479     unsigned char CREN:1;
 480     unsigned char SREN:1;
 481     unsigned char RX9:1;
 482     unsigned char SPEN:1;
 483   };
 484 } __RCSTA_bits_t;
 485 extern volatile __RCSTA_bits_t __at(RCSTA_ADDR) RCSTA_bits;
 486
 487 #define RX9D                 RCSTA_bits.RX9D
 488 #define OERR                 RCSTA_bits.OERR
 489 #define FERR                 RCSTA_bits.FERR
 490 #define ADEN                 RCSTA_bits.ADEN
 491 #define CREN                 RCSTA_bits.CREN
 492 #define SREN                 RCSTA_bits.SREN
 493 #define RX9                  RCSTA_bits.RX9
 494 #define SPEN                 RCSTA_bits.SPEN
 495
 496 // ----- STATUS bits --------------------
 497 typedef union {
 498   struct {
 499     unsigned char C:1;
 500     unsigned char DC:1;
 501     unsigned char Z:1;
 502     unsigned char NOT_PD:1;
 503     unsigned char NOT_TO:1;
 504     unsigned char RP0:1;
 505     unsigned char RP1:1;
 506     unsigned char IRP:1;
 507   };
 508 } __STATUS_bits_t;
 509 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 510
 511 #define C                    STATUS_bits.C
 512 #define DC                   STATUS_bits.DC
 513 #define Z                    STATUS_bits.Z
 514 #define NOT_PD               STATUS_bits.NOT_PD
 515 #define NOT_TO               STATUS_bits.NOT_TO
 516 #define RP0                  STATUS_bits.RP0
 517 #define RP1                  STATUS_bits.RP1
 518 #define IRP                  STATUS_bits.IRP
 519
 520 // ----- T1CON bits --------------------
 521 typedef union {
 522   struct {
 523     unsigned char TMR1ON:1;
 524     unsigned char TMR1CS:1;
 525     unsigned char NOT_T1SYNC:1;
 526     unsigned char T1OSCEN:1;
 527     unsigned char T1CKPS0:1;
 528     unsigned char T1CKPS1:1;
 529     unsigned char :1;
 530     unsigned char :1;
 531   };
 532 } __T1CON_bits_t;
 533 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 534
 535 #define TMR1ON               T1CON_bits.TMR1ON
 536 #define TMR1CS               T1CON_bits.TMR1CS
 537 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 538 #define T1OSCEN              T1CON_bits.T1OSCEN
 539 #define T1CKPS0              T1CON_bits.T1CKPS0
 540 #define T1CKPS1              T1CON_bits.T1CKPS1
 541
 542 // ----- T2CON bits --------------------
 543 typedef union {
 544   struct {
 545     unsigned char T2CKPS0:1;
 546     unsigned char T2CKPS1:1;
 547     unsigned char TMR2ON:1;
 548     unsigned char TOUTPS0:1;
 549     unsigned char TOUTPS1:1;
 550     unsigned char TOUTPS2:1;
 551     unsigned char TOUTPS3:1;
 552     unsigned char :1;
 553   };
 554 } __T2CON_bits_t;
 555 extern volatile __T2CON_bits_t __at(T2CON_ADDR) T2CON_bits;
 556
 557 #define T2CKPS0              T2CON_bits.T2CKPS0
 558 #define T2CKPS1              T2CON_bits.T2CKPS1
 559 #define TMR2ON               T2CON_bits.TMR2ON
 560 #define TOUTPS0              T2CON_bits.TOUTPS0
 561 #define TOUTPS1              T2CON_bits.TOUTPS1
 562 #define TOUTPS2              T2CON_bits.TOUTPS2
 563 #define TOUTPS3              T2CON_bits.TOUTPS3
 564
 565 // ----- TXSTA bits --------------------
 566 typedef union {
 567   struct {
 568     unsigned char TX9D:1;
 569     unsigned char TRMT:1;
 570     unsigned char BRGH:1;
 571     unsigned char :1;
 572     unsigned char SYNC:1;
 573     unsigned char TXEN:1;
 574     unsigned char TX9:1;
 575     unsigned char CSRC:1;
 576   };
 577 } __TXSTA_bits_t;
 578 extern volatile __TXSTA_bits_t __at(TXSTA_ADDR) TXSTA_bits;
 579
 580 #define TX9D                 TXSTA_bits.TX9D
 581 #define TRMT                 TXSTA_bits.TRMT
 582 #define BRGH                 TXSTA_bits.BRGH
 583 #define SYNC                 TXSTA_bits.SYNC
 584 #define TXEN                 TXSTA_bits.TXEN
 585 #define TX9                  TXSTA_bits.TX9
 586 #define CSRC                 TXSTA_bits.CSRC
 587
 588 // ----- VRCON bits --------------------
 589 typedef union {
 590   struct {
 591     unsigned char VR0:1;
 592     unsigned char VR1:1;
 593     unsigned char VR2:1;
 594     unsigned char VR3:1;
 595     unsigned char :1;
 596     unsigned char VRR:1;
 597     unsigned char VROE:1;
 598     unsigned char VREN:1;
 599   };
 600 } __VRCON_bits_t;
 601 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 602
 603 #define VR0                  VRCON_bits.VR0
 604 #define VR1                  VRCON_bits.VR1
 605 #define VR2                  VRCON_bits.VR2
 606 #define VR3                  VRCON_bits.VR3
 607 #define VRR                  VRCON_bits.VRR
 608 #define VROE                 VRCON_bits.VROE
 609 #define VREN                 VRCON_bits.VREN
 610
 611 #endif