git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16c745.h

   1 //
   2 // Register Declarations for Microchip 16C745 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16C745_H
  23 #define P16C745_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define PORTC_ADDR      0x0007
  36 #define PCLATH_ADDR     0x000A
  37 #define INTCON_ADDR     0x000B
  38 #define PIR1_ADDR       0x000C
  39 #define PIR2_ADDR       0x000D
  40 #define TMR1L_ADDR      0x000E
  41 #define TMR1H_ADDR      0x000F
  42 #define T1CON_ADDR      0x0010
  43 #define TMR2_ADDR       0x0011
  44 #define T2CON_ADDR      0x0012
  45 #define CCPR1L_ADDR     0x0015
  46 #define CCPR1H_ADDR     0x0016
  47 #define CCP1CON_ADDR    0x0017
  48 #define RCSTA_ADDR      0x0018
  49 #define TXREG_ADDR      0x0019
  50 #define RCREG_ADDR      0x001A
  51 #define CCPR2L_ADDR     0x001B
  52 #define CCPR2H_ADDR     0x001C
  53 #define CCP2CON_ADDR    0x001D
  54 #define ADRES_ADDR      0x001E
  55 #define ADCON0_ADDR     0x001F
  56 #define OPTION_REG_ADDR 0x0081
  57 #define TRISA_ADDR      0x0085
  58 #define TRISB_ADDR      0x0086
  59 #define TRISC_ADDR      0x0087
  60 #define PIE1_ADDR       0x008C
  61 #define PIE2_ADDR       0x008D
  62 #define PCON_ADDR       0x008E
  63 #define PR2_ADDR        0x0092
  64 #define TXSTA_ADDR      0x0098
  65 #define SPBRG_ADDR      0x0099
  66 #define ADCON1_ADDR     0x009F
  67 #define UIR_ADDR        0x0190
  68 #define UIE_ADDR        0x0191
  69 #define UEIR_ADDR       0x0192
  70 #define UEIE_ADDR       0x0193
  71 #define USTAT_ADDR      0x0194
  72 #define UCTRL_ADDR      0x0195
  73 #define UADDR_ADDR      0x0196
  74 #define USWSTAT_ADDR    0x0197
  75 #define UEP0_ADDR       0x0198
  76 #define UEP1_ADDR       0x0199
  77 #define UEP2_ADDR       0x019A
  78 #define BD0OST_ADDR     0x01A0
  79 #define BD0OBC_ADDR     0x01A1
  80 #define BD0OAL_ADDR     0x01A2
  81 #define BD0IST_ADDR     0x01A4
  82 #define BD0IBC_ADDR     0x01A5
  83 #define BD0IAL_ADDR     0x01A6
  84 #define BD1OST_ADDR     0x01A8
  85 #define BD1OBC_ADDR     0x01A9
  86 #define BD1OAL_ADDR     0x01AA
  87 #define BD1IST_ADDR     0x01AC
  88 #define BD1IBC_ADDR     0x01AD
  89 #define BD1IAL_ADDR     0x01AE
  90 #define BD2OST_ADDR     0x01B0
  91 #define BD2OBC_ADDR     0x01B1
  92 #define BD2OAL_ADDR     0x01B2
  93 #define BD2IST_ADDR     0x01B4
  94 #define BD2IBC_ADDR     0x01B5
  95 #define BD2IAL_ADDR     0x01B6
  96
  97 //
  98 // Memory organization.
  99 //
 100
 101 #pragma memmap INDF_ADDR INDF_ADDR SFR 0x000    // INDF
 102 #pragma memmap TMR0_ADDR TMR0_ADDR SFR 0x000    // TMR0
 103 #pragma memmap PCL_ADDR PCL_ADDR SFR 0x000      // PCL
 104 #pragma memmap STATUS_ADDR STATUS_ADDR SFR 0x000        // STATUS
 105 #pragma memmap FSR_ADDR FSR_ADDR SFR 0x000      // FSR
 106 #pragma memmap PORTA_ADDR PORTA_ADDR SFR 0x000  // PORTA
 107 #pragma memmap PORTB_ADDR PORTB_ADDR SFR 0x000  // PORTB
 108 #pragma memmap PORTC_ADDR PORTC_ADDR SFR 0x000  // PORTC
 109 #pragma memmap PCLATH_ADDR PCLATH_ADDR SFR 0x000        // PCLATH
 110 #pragma memmap INTCON_ADDR INTCON_ADDR SFR 0x000        // INTCON
 111 #pragma memmap PIR1_ADDR PIR1_ADDR SFR 0x000    // PIR1
 112 #pragma memmap PIR2_ADDR PIR2_ADDR SFR 0x000    // PIR2
 113 #pragma memmap TMR1L_ADDR TMR1L_ADDR SFR 0x000  // TMR1L
 114 #pragma memmap TMR1H_ADDR TMR1H_ADDR SFR 0x000  // TMR1H
 115 #pragma memmap T1CON_ADDR T1CON_ADDR SFR 0x000  // T1CON
 116 #pragma memmap TMR2_ADDR TMR2_ADDR SFR 0x000    // TMR2
 117 #pragma memmap T2CON_ADDR T2CON_ADDR SFR 0x000  // T2CON
 118 #pragma memmap CCPR1L_ADDR CCPR1L_ADDR SFR 0x000        // CCPR1L
 119 #pragma memmap CCPR1H_ADDR CCPR1H_ADDR SFR 0x000        // CCPR1H
 120 #pragma memmap CCP1CON_ADDR CCP1CON_ADDR SFR 0x000      // CCP1CON
 121 #pragma memmap RCSTA_ADDR RCSTA_ADDR SFR 0x000  // RCSTA
 122 #pragma memmap TXREG_ADDR TXREG_ADDR SFR 0x000  // TXREG
 123 #pragma memmap RCREG_ADDR RCREG_ADDR SFR 0x000  // RCREG
 124 #pragma memmap CCPR2L_ADDR CCPR2L_ADDR SFR 0x000        // CCPR2L
 125 #pragma memmap CCPR2H_ADDR CCPR2H_ADDR SFR 0x000        // CCPR2H
 126 #pragma memmap CCP2CON_ADDR CCP2CON_ADDR SFR 0x000      // CCP2CON
 127 #pragma memmap ADRES_ADDR ADRES_ADDR SFR 0x000  // ADRES
 128 #pragma memmap ADCON0_ADDR ADCON0_ADDR SFR 0x000        // ADCON0
 129 #pragma memmap OPTION_REG_ADDR OPTION_REG_ADDR SFR 0x000        // OPTION_REG
 130 #pragma memmap TRISA_ADDR TRISA_ADDR SFR 0x000  // TRISA
 131 #pragma memmap TRISB_ADDR TRISB_ADDR SFR 0x000  // TRISB
 132 #pragma memmap TRISC_ADDR TRISC_ADDR SFR 0x000  // TRISC
 133 #pragma memmap PIE1_ADDR PIE1_ADDR SFR 0x000    // PIE1
 134 #pragma memmap PIE2_ADDR PIE2_ADDR SFR 0x000    // PIE2
 135 #pragma memmap PCON_ADDR PCON_ADDR SFR 0x000    // PCON
 136 #pragma memmap PR2_ADDR PR2_ADDR SFR 0x000      // PR2
 137 #pragma memmap TXSTA_ADDR TXSTA_ADDR SFR 0x000  // TXSTA
 138 #pragma memmap SPBRG_ADDR SPBRG_ADDR SFR 0x000  // SPBRG
 139 #pragma memmap ADCON1_ADDR ADCON1_ADDR SFR 0x000        // ADCON1
 140 #pragma memmap UIR_ADDR UIR_ADDR SFR 0x000      // UIR
 141 #pragma memmap UIE_ADDR UIE_ADDR SFR 0x000      // UIE
 142 #pragma memmap UEIR_ADDR UEIR_ADDR SFR 0x000    // UEIR
 143 #pragma memmap UEIE_ADDR UEIE_ADDR SFR 0x000    // UEIE
 144 #pragma memmap USTAT_ADDR USTAT_ADDR SFR 0x000  // USTAT
 145 #pragma memmap UCTRL_ADDR UCTRL_ADDR SFR 0x000  // UCTRL
 146 #pragma memmap UADDR_ADDR UADDR_ADDR SFR 0x000  // UADDR
 147 #pragma memmap USWSTAT_ADDR USWSTAT_ADDR SFR 0x000      // USWSTAT
 148 #pragma memmap UEP0_ADDR UEP0_ADDR SFR 0x000    // UEP0
 149 #pragma memmap UEP1_ADDR UEP1_ADDR SFR 0x000    // UEP1
 150 #pragma memmap UEP2_ADDR UEP2_ADDR SFR 0x000    // UEP2
 151 #pragma memmap BD0OST_ADDR BD0OST_ADDR SFR 0x000        // BD0OST
 152 #pragma memmap BD0OBC_ADDR BD0OBC_ADDR SFR 0x000        // BD0OBC
 153 #pragma memmap BD0OAL_ADDR BD0OAL_ADDR SFR 0x000        // BD0OAL
 154 #pragma memmap BD0IST_ADDR BD0IST_ADDR SFR 0x000        // BD0IST
 155 #pragma memmap BD0IBC_ADDR BD0IBC_ADDR SFR 0x000        // BD0IBC
 156 #pragma memmap BD0IAL_ADDR BD0IAL_ADDR SFR 0x000        // BD0IAL
 157 #pragma memmap BD1OST_ADDR BD1OST_ADDR SFR 0x000        // BD1OST
 158 #pragma memmap BD1OBC_ADDR BD1OBC_ADDR SFR 0x000        // BD1OBC
 159 #pragma memmap BD1OAL_ADDR BD1OAL_ADDR SFR 0x000        // BD1OAL
 160 #pragma memmap BD1IST_ADDR BD1IST_ADDR SFR 0x000        // BD1IST
 161 #pragma memmap BD1IBC_ADDR BD1IBC_ADDR SFR 0x000        // BD1IBC
 162 #pragma memmap BD1IAL_ADDR BD1IAL_ADDR SFR 0x000        // BD1IAL
 163 #pragma memmap BD2OST_ADDR BD2OST_ADDR SFR 0x000        // BD2OST
 164 #pragma memmap BD2OBC_ADDR BD2OBC_ADDR SFR 0x000        // BD2OBC
 165 #pragma memmap BD2OAL_ADDR BD2OAL_ADDR SFR 0x000        // BD2OAL
 166 #pragma memmap BD2IST_ADDR BD2IST_ADDR SFR 0x000        // BD2IST
 167 #pragma memmap BD2IBC_ADDR BD2IBC_ADDR SFR 0x000        // BD2IBC
 168 #pragma memmap BD2IAL_ADDR BD2IAL_ADDR SFR 0x000        // BD2IAL
 169
 170
 171 //         LIST
 172 // P16C745.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
 173 //         NOLIST
 174
 175 // This header file defines configurations, registers, and other useful bits of
 176 // information for the PIC16C745 microcontroller.  These names are taken to match
 177 // the data sheets as closely as possible.
 178
 179 // Note that the processor must be selected before this file is
 180 // included.  The processor may be selected the following ways:
 181
 182 //       1. Command line switch:
 183 //               C:\ MPASM MYFILE.ASM /PIC16C745
 184 //       2. LIST directive in the source file
 185 //               LIST   P=PIC16C745
 186 //       3. Processor Type entry in the MPASM full-screen interface
 187
 188 //==========================================================================
 189 //
 190 //       Revision History
 191 //
 192 //==========================================================================
 193
 194 //Rev:   Date:    Reason:
 195
 196 //1.00   28 Sep 99 Initial Release
 197
 198 //==========================================================================
 199 //
 200 //       Verify Processor
 201 //
 202 //==========================================================================
 203
 204 //        IFNDEF __16C745
 205 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 206 //         ENDIF
 207
 208 //==========================================================================
 209 //
 210 //       Register Definitions
 211 //
 212 //==========================================================================
 213
 214 #define W                    0x0000
 215 #define F                    0x0001
 216
 217 //----- Register Files------------------------------------------------------
 218
 219 extern __data __at (INDF_ADDR) volatile char      INDF;
 220 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 221 extern __data __at (PCL_ADDR) volatile char       PCL;
 222 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 223 extern __sfr  __at (FSR_ADDR)                     FSR;
 224 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 225 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 226 extern __sfr  __at (PORTC_ADDR)                   PORTC;
 227 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 228 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 229 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 230 extern __sfr  __at (PIR2_ADDR)                    PIR2;
 231 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 232 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 233 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 234 extern __sfr  __at (TMR2_ADDR)                    TMR2;
 235 extern __sfr  __at (T2CON_ADDR)                   T2CON;
 236 extern __sfr  __at (CCPR1L_ADDR)                  CCPR1L;
 237 extern __sfr  __at (CCPR1H_ADDR)                  CCPR1H;
 238 extern __sfr  __at (CCP1CON_ADDR)                 CCP1CON;
 239 extern __sfr  __at (RCSTA_ADDR)                   RCSTA;
 240 extern __sfr  __at (TXREG_ADDR)                   TXREG;
 241 extern __sfr  __at (RCREG_ADDR)                   RCREG;
 242 extern __sfr  __at (CCPR2L_ADDR)                  CCPR2L;
 243 extern __sfr  __at (CCPR2H_ADDR)                  CCPR2H;
 244 extern __sfr  __at (CCP2CON_ADDR)                 CCP2CON;
 245 extern __sfr  __at (ADRES_ADDR)                   ADRES;
 246 extern __sfr  __at (ADCON0_ADDR)                  ADCON0;
 247
 248 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 249 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 250 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 251 extern __sfr  __at (TRISC_ADDR)                   TRISC;
 252 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 253 extern __sfr  __at (PIE2_ADDR)                    PIE2;
 254 extern __sfr  __at (PCON_ADDR)                    PCON;
 255 extern __sfr  __at (PR2_ADDR)                     PR2;
 256 extern __sfr  __at (TXSTA_ADDR)                   TXSTA;
 257 extern __sfr  __at (SPBRG_ADDR)                   SPBRG;
 258 extern __sfr  __at (ADCON1_ADDR)                  ADCON1;
 259 extern __sfr  __at (UIR_ADDR)                     UIR;
 260 extern __sfr  __at (UIE_ADDR)                     UIE;
 261 extern __sfr  __at (UEIR_ADDR)                    UEIR;
 262 extern __sfr  __at (UEIE_ADDR)                    UEIE;
 263 extern __sfr  __at (USTAT_ADDR)                   USTAT;
 264 extern __sfr  __at (UCTRL_ADDR)                   UCTRL;
 265 extern __sfr  __at (UADDR_ADDR)                   UADDR;
 266 extern __sfr  __at (USWSTAT_ADDR)                 USWSTAT;
 267 extern __sfr  __at (UEP0_ADDR)                    UEP0;
 268 extern __sfr  __at (UEP1_ADDR)                    UEP1;
 269 extern __sfr  __at (UEP2_ADDR)                    UEP2;
 270
 271 extern __sfr  __at (BD0OST_ADDR)                  BD0OST;
 272 extern __sfr  __at (BD0OBC_ADDR)                  BD0OBC;
 273 extern __sfr  __at (BD0OAL_ADDR)                  BD0OAL;
 274 extern __sfr  __at (BD0IST_ADDR)                  BD0IST;
 275 extern __sfr  __at (BD0IBC_ADDR)                  BD0IBC;
 276 extern __sfr  __at (BD0IAL_ADDR)                  BD0IAL;
 277
 278 extern __sfr  __at (BD1OST_ADDR)                  BD1OST;
 279 extern __sfr  __at (BD1OBC_ADDR)                  BD1OBC;
 280 extern __sfr  __at (BD1OAL_ADDR)                  BD1OAL;
 281 extern __sfr  __at (BD1IST_ADDR)                  BD1IST;
 282 extern __sfr  __at (BD1IBC_ADDR)                  BD1IBC;
 283 extern __sfr  __at (BD1IAL_ADDR)                  BD1IAL;
 284
 285 extern __sfr  __at (BD2OST_ADDR)                  BD2OST;
 286 extern __sfr  __at (BD2OBC_ADDR)                  BD2OBC;
 287 extern __sfr  __at (BD2OAL_ADDR)                  BD2OAL;
 288 extern __sfr  __at (BD2IST_ADDR)                  BD2IST;
 289 extern __sfr  __at (BD2IBC_ADDR)                  BD2IBC;
 290 extern __sfr  __at (BD2IAL_ADDR)                  BD2IAL;
 291
 292
 293 //----- STATUS Bits --------------------------------------------------------
 294
 295
 296 //----- INTCON Bits --------------------------------------------------------
 297
 298
 299 //----- PIR1 Bits ----------------------------------------------------------
 300
 301
 302 //----- PIR2 Bits ----------------------------------------------------------
 303
 304
 305 //----- T1CON Bits ---------------------------------------------------------
 306
 307
 308 //----- T2CON Bits ---------------------------------------------------------
 309
 310
 311 //----- CCP1CON Bits -------------------------------------------------------
 312
 313
 314 //----- RCSTA Bits ---------------------------------------------------------
 315
 316
 317 //----- CCP2CON Bits -------------------------------------------------------
 318
 319
 320 //----- ADCON0 Bits --------------------------------------------------------
 321
 322
 323 //----- OPTION Bits --------------------------------------------------------
 324
 325
 326
 327 //----- PIE1 Bits ----------------------------------------------------------
 328
 329
 330 //----- PIE2 Bits ----------------------------------------------------------
 331
 332
 333 //----- PCON Bits ----------------------------------------------------------
 334
 335
 336 //----- TXSTA Bits ---------------------------------------------------------
 337
 338
 339 //----- ADCON1 Bits --------------------------------------------------------
 340
 341
 342 //----- UIR/UIE Bits -----------------------------------------------------
 343
 344
 345 //----- UEIR/UEIE Bits -----------------------------------------------------
 346
 347
 348 //----- USTAT Bits ---------------------------------------------------------
 349
 350
 351 //----- UCTRL Bits ---------------------------------------------------------
 352
 353 //----- UEP0/UEP1/UEP2 Bits ------------------------------------------------
 354
 355
 356 //----- Buffer descriptor Bits ---------------------------------------------
 357
 358 //==========================================================================
 359 //
 360 //       RAM Definition
 361 //
 362 //==========================================================================
 363
 364 //         __MAXRAM H'01FF'
 365 //         __BADRAM H'8', H'9', H'13', H'14', H'88', H'89', H'8F'-H'91'
 366 //      __BADRAM H'93'-H'97', H'9A'-H'9E'
 367 //      __BADRAM H'105', H'107'-H'109', H'10C'-H'11F'
 368 //      __BADRAM H'185', H'187'-H'189', H'18C'-H'18F', H'19B'-H'19F'
 369 //      __BADRAM H'1E0'-H'1EF'
 370 //==========================================================================
 371 //
 372 //       Configuration Bits
 373 //
 374 //==========================================================================
 375
 376 #define _CP_ALL              0x00CF
 377 #define _CP_75               0x15DF
 378 #define _CP_50               0x2AEF
 379 #define _CP_OFF              0x3FFF
 380 #define _PWRTE_OFF           0x3FFF
 381 #define _PWRTE_ON            0x3FF7
 382 #define _WDT_ON              0x3FFF
 383 #define _WDT_OFF             0x3FFB
 384 #define _HS_OSC              0x3FFC
 385 #define _EC_OSC              0x3FFD
 386 #define _H4_OSC              0x3FFE
 387 #define _E4_OSC              0x3FFF
 388
 389 //         LIST
 390
 391 // ----- ADCON0 bits --------------------
 392 typedef union {
 393   struct {
 394     unsigned char ADON:1;
 395     unsigned char :1;
 396     unsigned char GO:1;
 397     unsigned char CHS0:1;
 398     unsigned char CHS1:1;
 399     unsigned char CHS2:1;
 400     unsigned char ADCS0:1;
 401     unsigned char ADCS1:1;
 402   };
 403   struct {
 404     unsigned char :1;
 405     unsigned char :1;
 406     unsigned char NOT_DONE:1;
 407     unsigned char :1;
 408     unsigned char :1;
 409     unsigned char :1;
 410     unsigned char :1;
 411     unsigned char :1;
 412   };
 413   struct {
 414     unsigned char :1;
 415     unsigned char :1;
 416     unsigned char GO_DONE:1;
 417     unsigned char :1;
 418     unsigned char :1;
 419     unsigned char :1;
 420     unsigned char :1;
 421     unsigned char :1;
 422   };
 423 } __ADCON0_bits_t;
 424 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 425
 426 #define ADON                 ADCON0_bits.ADON
 427 #define GO                   ADCON0_bits.GO
 428 #define NOT_DONE             ADCON0_bits.NOT_DONE
 429 #define GO_DONE              ADCON0_bits.GO_DONE
 430 #define CHS0                 ADCON0_bits.CHS0
 431 #define CHS1                 ADCON0_bits.CHS1
 432 #define CHS2                 ADCON0_bits.CHS2
 433 #define ADCS0                ADCON0_bits.ADCS0
 434 #define ADCS1                ADCON0_bits.ADCS1
 435
 436 // ----- ADCON1 bits --------------------
 437 typedef union {
 438   struct {
 439     unsigned char PCFG0:1;
 440     unsigned char PCFG1:1;
 441     unsigned char PCFG2:1;
 442     unsigned char :1;
 443     unsigned char :1;
 444     unsigned char :1;
 445     unsigned char :1;
 446     unsigned char :1;
 447   };
 448 } __ADCON1_bits_t;
 449 extern volatile __ADCON1_bits_t __at(ADCON1_ADDR) ADCON1_bits;
 450
 451 #define PCFG0                ADCON1_bits.PCFG0
 452 #define PCFG1                ADCON1_bits.PCFG1
 453 #define PCFG2                ADCON1_bits.PCFG2
 454
 455 // ----- CCP1CON bits --------------------
 456 typedef union {
 457   struct {
 458     unsigned char CCP1M0:1;
 459     unsigned char CCP1M1:1;
 460     unsigned char CCP1M2:1;
 461     unsigned char CCP1M3:1;
 462     unsigned char DC1B0:1;
 463     unsigned char DC1B1:1;
 464     unsigned char :1;
 465     unsigned char :1;
 466   };
 467 } __CCP1CON_bits_t;
 468 extern volatile __CCP1CON_bits_t __at(CCP1CON_ADDR) CCP1CON_bits;
 469
 470 #define CCP1M0               CCP1CON_bits.CCP1M0
 471 #define CCP1M1               CCP1CON_bits.CCP1M1
 472 #define CCP1M2               CCP1CON_bits.CCP1M2
 473 #define CCP1M3               CCP1CON_bits.CCP1M3
 474 #define DC1B0                CCP1CON_bits.DC1B0
 475 #define DC1B1                CCP1CON_bits.DC1B1
 476
 477 // ----- CCP2CON bits --------------------
 478 typedef union {
 479   struct {
 480     unsigned char CCP2M0:1;
 481     unsigned char CCP2M1:1;
 482     unsigned char CCP2M2:1;
 483     unsigned char CCP2M3:1;
 484     unsigned char DC2B0:1;
 485     unsigned char DC2B1:1;
 486     unsigned char :1;
 487     unsigned char :1;
 488   };
 489 } __CCP2CON_bits_t;
 490 extern volatile __CCP2CON_bits_t __at(CCP2CON_ADDR) CCP2CON_bits;
 491
 492 #define CCP2M0               CCP2CON_bits.CCP2M0
 493 #define CCP2M1               CCP2CON_bits.CCP2M1
 494 #define CCP2M2               CCP2CON_bits.CCP2M2
 495 #define CCP2M3               CCP2CON_bits.CCP2M3
 496 #define DC2B0                CCP2CON_bits.DC2B0
 497 #define DC2B1                CCP2CON_bits.DC2B1
 498
 499 // ----- INTCON bits --------------------
 500 typedef union {
 501   struct {
 502     unsigned char RBIF:1;
 503     unsigned char INTF:1;
 504     unsigned char T0IF:1;
 505     unsigned char RBIE:1;
 506     unsigned char INTE:1;
 507     unsigned char T0IE:1;
 508     unsigned char PEIE:1;
 509     unsigned char GIE:1;
 510   };
 511 } __INTCON_bits_t;
 512 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 513
 514 #define RBIF                 INTCON_bits.RBIF
 515 #define INTF                 INTCON_bits.INTF
 516 #define T0IF                 INTCON_bits.T0IF
 517 #define RBIE                 INTCON_bits.RBIE
 518 #define INTE                 INTCON_bits.INTE
 519 #define T0IE                 INTCON_bits.T0IE
 520 #define PEIE                 INTCON_bits.PEIE
 521 #define GIE                  INTCON_bits.GIE
 522
 523 // ----- OPTION_REG bits --------------------
 524 typedef union {
 525   struct {
 526     unsigned char PS0:1;
 527     unsigned char PS1:1;
 528     unsigned char PS2:1;
 529     unsigned char PSA:1;
 530     unsigned char T0SE:1;
 531     unsigned char T0CS:1;
 532     unsigned char INTEDG:1;
 533     unsigned char NOT_RBPU:1;
 534   };
 535 } __OPTION_REG_bits_t;
 536 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 537
 538 #define PS0                  OPTION_REG_bits.PS0
 539 #define PS1                  OPTION_REG_bits.PS1
 540 #define PS2                  OPTION_REG_bits.PS2
 541 #define PSA                  OPTION_REG_bits.PSA
 542 #define T0SE                 OPTION_REG_bits.T0SE
 543 #define T0CS                 OPTION_REG_bits.T0CS
 544 #define INTEDG               OPTION_REG_bits.INTEDG
 545 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 546
 547 // ----- PCON bits --------------------
 548 typedef union {
 549   struct {
 550     unsigned char NOT_BO:1;
 551     unsigned char NOT_POR:1;
 552     unsigned char :1;
 553     unsigned char :1;
 554     unsigned char :1;
 555     unsigned char :1;
 556     unsigned char :1;
 557     unsigned char :1;
 558   };
 559   struct {
 560     unsigned char NOT_BOR:1;
 561     unsigned char :1;
 562     unsigned char :1;
 563     unsigned char :1;
 564     unsigned char :1;
 565     unsigned char :1;
 566     unsigned char :1;
 567     unsigned char :1;
 568   };
 569 } __PCON_bits_t;
 570 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 571
 572 #define NOT_BO               PCON_bits.NOT_BO
 573 #define NOT_BOR              PCON_bits.NOT_BOR
 574 #define NOT_POR              PCON_bits.NOT_POR
 575
 576 // ----- PIE1 bits --------------------
 577 typedef union {
 578   struct {
 579     unsigned char TMR1IE:1;
 580     unsigned char TMR2IE:1;
 581     unsigned char CCP1IE:1;
 582     unsigned char USBIE:1;
 583     unsigned char TXIE:1;
 584     unsigned char RCIE:1;
 585     unsigned char ADIE:1;
 586     unsigned char :1;
 587   };
 588 } __PIE1_bits_t;
 589 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 590
 591 #define TMR1IE               PIE1_bits.TMR1IE
 592 #define TMR2IE               PIE1_bits.TMR2IE
 593 #define CCP1IE               PIE1_bits.CCP1IE
 594 #define USBIE                PIE1_bits.USBIE
 595 #define TXIE                 PIE1_bits.TXIE
 596 #define RCIE                 PIE1_bits.RCIE
 597 #define ADIE                 PIE1_bits.ADIE
 598
 599 // ----- PIE2 bits --------------------
 600 typedef union {
 601   struct {
 602     unsigned char CCP2IE:1;
 603     unsigned char :1;
 604     unsigned char :1;
 605     unsigned char :1;
 606     unsigned char :1;
 607     unsigned char :1;
 608     unsigned char :1;
 609     unsigned char :1;
 610   };
 611 } __PIE2_bits_t;
 612 extern volatile __PIE2_bits_t __at(PIE2_ADDR) PIE2_bits;
 613
 614 #define CCP2IE               PIE2_bits.CCP2IE
 615
 616 // ----- PIR1 bits --------------------
 617 typedef union {
 618   struct {
 619     unsigned char TMR1IF:1;
 620     unsigned char TMR2IF:1;
 621     unsigned char CCP1IF:1;
 622     unsigned char USBIF:1;
 623     unsigned char TXIF:1;
 624     unsigned char RCIF:1;
 625     unsigned char ADIF:1;
 626     unsigned char :1;
 627   };
 628 } __PIR1_bits_t;
 629 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 630
 631 #define TMR1IF               PIR1_bits.TMR1IF
 632 #define TMR2IF               PIR1_bits.TMR2IF
 633 #define CCP1IF               PIR1_bits.CCP1IF
 634 #define USBIF                PIR1_bits.USBIF
 635 #define TXIF                 PIR1_bits.TXIF
 636 #define RCIF                 PIR1_bits.RCIF
 637 #define ADIF                 PIR1_bits.ADIF
 638
 639 // ----- PIR2 bits --------------------
 640 typedef union {
 641   struct {
 642     unsigned char CCP2IF:1;
 643     unsigned char :1;
 644     unsigned char :1;
 645     unsigned char :1;
 646     unsigned char :1;
 647     unsigned char :1;
 648     unsigned char :1;
 649     unsigned char :1;
 650   };
 651 } __PIR2_bits_t;
 652 extern volatile __PIR2_bits_t __at(PIR2_ADDR) PIR2_bits;
 653
 654 #define CCP2IF               PIR2_bits.CCP2IF
 655
 656 // ----- RCSTA bits --------------------
 657 typedef union {
 658   struct {
 659     unsigned char RX9D:1;
 660     unsigned char OERR:1;
 661     unsigned char FERR:1;
 662     unsigned char :1;
 663     unsigned char CREN:1;
 664     unsigned char SREN:1;
 665     unsigned char RX9:1;
 666     unsigned char SPEN:1;
 667   };
 668   struct {
 669     unsigned char RCD8:1;
 670     unsigned char :1;
 671     unsigned char :1;
 672     unsigned char :1;
 673     unsigned char :1;
 674     unsigned char :1;
 675     unsigned char RC9:1;
 676     unsigned char :1;
 677   };
 678   struct {
 679     unsigned char :1;
 680     unsigned char :1;
 681     unsigned char :1;
 682     unsigned char :1;
 683     unsigned char :1;
 684     unsigned char :1;
 685     unsigned char NOT_RC8:1;
 686     unsigned char :1;
 687   };
 688   struct {
 689     unsigned char :1;
 690     unsigned char :1;
 691     unsigned char :1;
 692     unsigned char :1;
 693     unsigned char :1;
 694     unsigned char :1;
 695     unsigned char RC8_9:1;
 696     unsigned char :1;
 697   };
 698 } __RCSTA_bits_t;
 699 extern volatile __RCSTA_bits_t __at(RCSTA_ADDR) RCSTA_bits;
 700
 701 #define RX9D                 RCSTA_bits.RX9D
 702 #define RCD8                 RCSTA_bits.RCD8
 703 #define OERR                 RCSTA_bits.OERR
 704 #define FERR                 RCSTA_bits.FERR
 705 #define CREN                 RCSTA_bits.CREN
 706 #define SREN                 RCSTA_bits.SREN
 707 #define RX9                  RCSTA_bits.RX9
 708 #define RC9                  RCSTA_bits.RC9
 709 #define NOT_RC8              RCSTA_bits.NOT_RC8
 710 #define RC8_9                RCSTA_bits.RC8_9
 711 #define SPEN                 RCSTA_bits.SPEN
 712
 713 // ----- STATUS bits --------------------
 714 typedef union {
 715   struct {
 716     unsigned char C:1;
 717     unsigned char DC:1;
 718     unsigned char Z:1;
 719     unsigned char NOT_PD:1;
 720     unsigned char NOT_TO:1;
 721     unsigned char RP0:1;
 722     unsigned char RP1:1;
 723     unsigned char IRP:1;
 724   };
 725 } __STATUS_bits_t;
 726 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 727
 728 #define C                    STATUS_bits.C
 729 #define DC                   STATUS_bits.DC
 730 #define Z                    STATUS_bits.Z
 731 #define NOT_PD               STATUS_bits.NOT_PD
 732 #define NOT_TO               STATUS_bits.NOT_TO
 733 #define RP0                  STATUS_bits.RP0
 734 #define RP1                  STATUS_bits.RP1
 735 #define IRP                  STATUS_bits.IRP
 736
 737 // ----- T1CON bits --------------------
 738 typedef union {
 739   struct {
 740     unsigned char TMR1ON:1;
 741     unsigned char TMR1CS:1;
 742     unsigned char NOT_T1SYNC:1;
 743     unsigned char T1OSCEN:1;
 744     unsigned char T1CKPS0:1;
 745     unsigned char T1CKPS1:1;
 746     unsigned char :1;
 747     unsigned char :1;
 748   };
 749   struct {
 750     unsigned char :1;
 751     unsigned char :1;
 752     unsigned char T1INSYNC:1;
 753     unsigned char :1;
 754     unsigned char :1;
 755     unsigned char :1;
 756     unsigned char :1;
 757     unsigned char :1;
 758   };
 759 } __T1CON_bits_t;
 760 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 761
 762 #define TMR1ON               T1CON_bits.TMR1ON
 763 #define TMR1CS               T1CON_bits.TMR1CS
 764 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 765 #define T1INSYNC             T1CON_bits.T1INSYNC
 766 #define T1OSCEN              T1CON_bits.T1OSCEN
 767 #define T1CKPS0              T1CON_bits.T1CKPS0
 768 #define T1CKPS1              T1CON_bits.T1CKPS1
 769
 770 // ----- T2CON bits --------------------
 771 typedef union {
 772   struct {
 773     unsigned char T2CKPS0:1;
 774     unsigned char T2CKPS1:1;
 775     unsigned char TMR2ON:1;
 776     unsigned char TOUTPS0:1;
 777     unsigned char TOUTPS1:1;
 778     unsigned char TOUTPS2:1;
 779     unsigned char TOUTPS3:1;
 780     unsigned char :1;
 781   };
 782 } __T2CON_bits_t;
 783 extern volatile __T2CON_bits_t __at(T2CON_ADDR) T2CON_bits;
 784
 785 #define T2CKPS0              T2CON_bits.T2CKPS0
 786 #define T2CKPS1              T2CON_bits.T2CKPS1
 787 #define TMR2ON               T2CON_bits.TMR2ON
 788 #define TOUTPS0              T2CON_bits.TOUTPS0
 789 #define TOUTPS1              T2CON_bits.TOUTPS1
 790 #define TOUTPS2              T2CON_bits.TOUTPS2
 791 #define TOUTPS3              T2CON_bits.TOUTPS3
 792
 793 // ----- TXSTA bits --------------------
 794 typedef union {
 795   struct {
 796     unsigned char TX9D:1;
 797     unsigned char TRMT:1;
 798     unsigned char BRGH:1;
 799     unsigned char :1;
 800     unsigned char SYNC:1;
 801     unsigned char TXEN:1;
 802     unsigned char TX9:1;
 803     unsigned char CSRC:1;
 804   };
 805   struct {
 806     unsigned char TXD8:1;
 807     unsigned char :1;
 808     unsigned char :1;
 809     unsigned char :1;
 810     unsigned char :1;
 811     unsigned char :1;
 812     unsigned char NOT_TX8:1;
 813     unsigned char :1;
 814   };
 815   struct {
 816     unsigned char :1;
 817     unsigned char :1;
 818     unsigned char :1;
 819     unsigned char :1;
 820     unsigned char :1;
 821     unsigned char :1;
 822     unsigned char TX8_9:1;
 823     unsigned char :1;
 824   };
 825 } __TXSTA_bits_t;
 826 extern volatile __TXSTA_bits_t __at(TXSTA_ADDR) TXSTA_bits;
 827
 828 #define TX9D                 TXSTA_bits.TX9D
 829 #define TXD8                 TXSTA_bits.TXD8
 830 #define TRMT                 TXSTA_bits.TRMT
 831 #define BRGH                 TXSTA_bits.BRGH
 832 #define SYNC                 TXSTA_bits.SYNC
 833 #define TXEN                 TXSTA_bits.TXEN
 834 #define TX9                  TXSTA_bits.TX9
 835 #define NOT_TX8              TXSTA_bits.NOT_TX8
 836 #define TX8_9                TXSTA_bits.TX8_9
 837 #define CSRC                 TXSTA_bits.CSRC
 838
 839 // ----- UCTRL bits --------------------
 840 typedef union {
 841   struct {
 842     unsigned char :1;
 843     unsigned char SUSPND:1;
 844     unsigned char RESUME:1;
 845     unsigned char DEV_ATT:1;
 846     unsigned char PKT_DIS:1;
 847     unsigned char SE0:1;
 848     unsigned char :1;
 849     unsigned char :1;
 850   };
 851 } __UCTRL_bits_t;
 852 extern volatile __UCTRL_bits_t __at(UCTRL_ADDR) UCTRL_bits;
 853
 854 #define SUSPND               UCTRL_bits.SUSPND
 855 #define RESUME               UCTRL_bits.RESUME
 856 #define DEV_ATT              UCTRL_bits.DEV_ATT
 857 #define PKT_DIS              UCTRL_bits.PKT_DIS
 858 #define SE0                  UCTRL_bits.SE0
 859
 860 // ----- UEIE bits --------------------
 861 typedef union {
 862   struct {
 863     unsigned char PID_ERR:1;
 864     unsigned char CRC5:1;
 865     unsigned char CRC16:1;
 866     unsigned char DFN8:1;
 867     unsigned char BTO_ERR:1;
 868     unsigned char WRT_ERR:1;
 869     unsigned char OWN_ERR:1;
 870     unsigned char BTS_ERR:1;
 871   };
 872 } __UEIE_bits_t;
 873 extern volatile __UEIE_bits_t __at(UEIE_ADDR) UEIE_bits;
 874
 875 #define PID_ERR              UEIE_bits.PID_ERR
 876 #define CRC5                 UEIE_bits.CRC5
 877 #define CRC16                UEIE_bits.CRC16
 878 #define DFN8                 UEIE_bits.DFN8
 879 #define BTO_ERR              UEIE_bits.BTO_ERR
 880 #define WRT_ERR              UEIE_bits.WRT_ERR
 881 #define OWN_ERR              UEIE_bits.OWN_ERR
 882 #define BTS_ERR              UEIE_bits.BTS_ERR
 883
 884 // ----- UEP2 bits --------------------
 885 typedef union {
 886   struct {
 887     unsigned char EP_STALL:1;
 888     unsigned char EP_IN_EN:1;
 889     unsigned char EP_OUT_EN:1;
 890     unsigned char EP_CTL_DIS:1;
 891     unsigned char PID2:1;
 892     unsigned char PID3:1;
 893     unsigned char DATA01:1;
 894     unsigned char UOWN:1;
 895   };
 896   struct {
 897     unsigned char :1;
 898     unsigned char :1;
 899     unsigned char BSTALL:1;
 900     unsigned char DTS:1;
 901     unsigned char :1;
 902     unsigned char :1;
 903     unsigned char :1;
 904     unsigned char OWN:1;
 905   };
 906   struct {
 907     unsigned char :1;
 908     unsigned char :1;
 909     unsigned char PID0:1;
 910     unsigned char PID1:1;
 911     unsigned char :1;
 912     unsigned char :1;
 913     unsigned char :1;
 914     unsigned char :1;
 915   };
 916 } __UEP2_bits_t;
 917 extern volatile __UEP2_bits_t __at(UEP2_ADDR) UEP2_bits;
 918
 919 #define EP_STALL             UEP2_bits.EP_STALL
 920 #define EP_IN_EN             UEP2_bits.EP_IN_EN
 921 #define EP_OUT_EN            UEP2_bits.EP_OUT_EN
 922 #define BSTALL               UEP2_bits.BSTALL
 923 #define PID0                 UEP2_bits.PID0
 924 #define EP_CTL_DIS           UEP2_bits.EP_CTL_DIS
 925 #define DTS                  UEP2_bits.DTS
 926 #define PID1                 UEP2_bits.PID1
 927 #define PID2                 UEP2_bits.PID2
 928 #define PID3                 UEP2_bits.PID3
 929 #define DATA01               UEP2_bits.DATA01
 930 #define UOWN                 UEP2_bits.UOWN
 931 #define OWN                  UEP2_bits.OWN
 932
 933 // ----- UIE bits --------------------
 934 typedef union {
 935   struct {
 936     unsigned char USB_RST:1;
 937     unsigned char UERR:1;
 938     unsigned char ACTIVITY:1;
 939     unsigned char TOK_DNE:1;
 940     unsigned char UIDLE:1;
 941     unsigned char STALL:1;
 942     unsigned char :1;
 943     unsigned char :1;
 944   };
 945 } __UIE_bits_t;
 946 extern volatile __UIE_bits_t __at(UIE_ADDR) UIE_bits;
 947
 948 #define USB_RST              UIE_bits.USB_RST
 949 #define UERR                 UIE_bits.UERR
 950 #define ACTIVITY             UIE_bits.ACTIVITY
 951 #define TOK_DNE              UIE_bits.TOK_DNE
 952 #define UIDLE                UIE_bits.UIDLE
 953 #define STALL                UIE_bits.STALL
 954
 955 // ----- USTAT bits --------------------
 956 typedef union {
 957   struct {
 958     unsigned char :1;
 959     unsigned char :1;
 960     unsigned char IN:1;
 961     unsigned char ENDP0:1;
 962     unsigned char ENDP1:1;
 963     unsigned char :1;
 964     unsigned char :1;
 965     unsigned char :1;
 966   };
 967 } __USTAT_bits_t;
 968 extern volatile __USTAT_bits_t __at(USTAT_ADDR) USTAT_bits;
 969
 970 #define IN                   USTAT_bits.IN
 971 #define ENDP0                USTAT_bits.ENDP0
 972 #define ENDP1                USTAT_bits.ENDP1
 973
 974 #endif