git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16c72.h

   1 //
   2 // Register Declarations for Microchip 16C72 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16C72_H
  23 #define P16C72_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define PORTC_ADDR      0x0007
  36 #define PCLATH_ADDR     0x000A
  37 #define INTCON_ADDR     0x000B
  38 #define PIR1_ADDR       0x000C
  39 #define TMR1L_ADDR      0x000E
  40 #define TMR1H_ADDR      0x000F
  41 #define T1CON_ADDR      0x0010
  42 #define TMR2_ADDR       0x0011
  43 #define T2CON_ADDR      0x0012
  44 #define SSPBUF_ADDR     0x0013
  45 #define SSPCON_ADDR     0x0014
  46 #define CCPR1L_ADDR     0x0015
  47 #define CCPR1H_ADDR     0x0016
  48 #define CCP1CON_ADDR    0x0017
  49 #define ADRES_ADDR      0x001E
  50 #define ADCON0_ADDR     0x001F
  51 #define OPTION_REG_ADDR 0x0081
  52 #define TRISA_ADDR      0x0085
  53 #define TRISB_ADDR      0x0086
  54 #define TRISC_ADDR      0x0087
  55 #define PIE1_ADDR       0x008C
  56 #define PCON_ADDR       0x008E
  57 #define PR2_ADDR        0x0092
  58 #define SSPADD_ADDR     0x0093
  59 #define SSPSTAT_ADDR    0x0094
  60 #define ADCON1_ADDR     0x009F
  61
  62 //
  63 // Memory organization.
  64 //
  65
  66
  67
  68 //         LIST
  69 // P16C72.INC  Standard Header File, Version 1.01    Microchip Technology, Inc.
  70 //         NOLIST
  71
  72 // This header file defines configurations, registers, and other useful bits of
  73 // information for the PIC16C72 microcontroller.  These names are taken to match
  74 // the data sheets as closely as possible.
  75
  76 // Note that the processor must be selected before this file is
  77 // included.  The processor may be selected the following ways:
  78
  79 //       1. Command line switch:
  80 //               C:\ MPASM MYFILE.ASM /PIC16C72
  81 //       2. LIST directive in the source file
  82 //               LIST   P=PIC16C72
  83 //       3. Processor Type entry in the MPASM full-screen interface
  84
  85 //==========================================================================
  86 //
  87 //       Revision History
  88 //
  89 //==========================================================================
  90
  91 //Rev:   Date:    Reason:
  92
  93 //1.01   11/28/95 Added NOT_BOR to match revised datasheet
  94 //1.00   10/31/95 Initial Release
  95
  96 //==========================================================================
  97 //
  98 //       Verify Processor
  99 //
 100 //==========================================================================
 101
 102 //        IFNDEF __16C72
 103 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 104 //         ENDIF
 105
 106 //==========================================================================
 107 //
 108 //       Register Definitions
 109 //
 110 //==========================================================================
 111
 112 #define W                    0x0000
 113 #define F                    0x0001
 114
 115 //----- Register Files------------------------------------------------------
 116
 117 extern __data __at (INDF_ADDR) volatile char      INDF;
 118 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 119 extern __data __at (PCL_ADDR) volatile char       PCL;
 120 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 121 extern __sfr  __at (FSR_ADDR)                     FSR;
 122 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 123 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 124 extern __sfr  __at (PORTC_ADDR)                   PORTC;
 125 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 126 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 127 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 128 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 129 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 130 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 131 extern __sfr  __at (TMR2_ADDR)                    TMR2;
 132 extern __sfr  __at (T2CON_ADDR)                   T2CON;
 133 extern __sfr  __at (SSPBUF_ADDR)                  SSPBUF;
 134 extern __sfr  __at (SSPCON_ADDR)                  SSPCON;
 135 extern __sfr  __at (CCPR1L_ADDR)                  CCPR1L;
 136 extern __sfr  __at (CCPR1H_ADDR)                  CCPR1H;
 137 extern __sfr  __at (CCP1CON_ADDR)                 CCP1CON;
 138 extern __sfr  __at (ADRES_ADDR)                   ADRES;
 139 extern __sfr  __at (ADCON0_ADDR)                  ADCON0;
 140
 141 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 142 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 143 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 144 extern __sfr  __at (TRISC_ADDR)                   TRISC;
 145 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 146 extern __sfr  __at (PCON_ADDR)                    PCON;
 147 extern __sfr  __at (PR2_ADDR)                     PR2;
 148 extern __sfr  __at (SSPADD_ADDR)                  SSPADD;
 149 extern __sfr  __at (SSPSTAT_ADDR)                 SSPSTAT;
 150 extern __sfr  __at (ADCON1_ADDR)                  ADCON1;
 151
 152 //----- STATUS Bits --------------------------------------------------------
 153
 154
 155 //----- INTCON Bits --------------------------------------------------------
 156
 157
 158 //----- PIR1 Bits ----------------------------------------------------------
 159
 160
 161 //----- T1CON Bits ---------------------------------------------------------
 162
 163
 164 //----- T2CON Bits ---------------------------------------------------------
 165
 166
 167 //----- SSPCON Bits --------------------------------------------------------
 168
 169
 170 //----- CCP1CON Bits -------------------------------------------------------
 171
 172
 173 //----- ADCON0 Bits --------------------------------------------------------
 174
 175
 176 //----- OPTION Bits --------------------------------------------------------
 177
 178
 179 //----- PIE1 Bits ----------------------------------------------------------
 180
 181
 182 //----- PCON Bits ----------------------------------------------------------
 183
 184
 185 //----- SSPSTAT Bits -------------------------------------------------------
 186
 187
 188 //----- ADCON1 Bits --------------------------------------------------------
 189
 190
 191 //==========================================================================
 192 //
 193 //       RAM Definition
 194 //
 195 //==========================================================================
 196
 197 //         __MAXRAM H'BF'
 198 //         __BADRAM H'08'-H'09', H'0D', H'18'-H'1D'
 199 //         __BADRAM H'88'-H'89', H'8D', H'8F'-H'91', H'95'-H'9E'
 200
 201 //==========================================================================
 202 //
 203 //       Configuration Bits
 204 //
 205 //==========================================================================
 206
 207 #define _BODEN_ON            0x3FFF
 208 #define _BODEN_OFF           0x3FBF
 209 #define _CP_ALL              0x00CF
 210 #define _CP_75               0x15DF
 211 #define _CP_50               0x2AEF
 212 #define _CP_OFF              0x3FFF
 213 #define _PWRTE_OFF           0x3FFF
 214 #define _PWRTE_ON            0x3FF7
 215 #define _WDT_ON              0x3FFF
 216 #define _WDT_OFF             0x3FFB
 217 #define _LP_OSC              0x3FFC
 218 #define _XT_OSC              0x3FFD
 219 #define _HS_OSC              0x3FFE
 220 #define _RC_OSC              0x3FFF
 221
 222 //         LIST
 223
 224 // ----- ADCON0 bits --------------------
 225 typedef union {
 226   struct {
 227     unsigned char ADON:1;
 228     unsigned char :1;
 229     unsigned char GO:1;
 230     unsigned char CHS0:1;
 231     unsigned char CHS1:1;
 232     unsigned char CHS2:1;
 233     unsigned char ADCS0:1;
 234     unsigned char ADCS1:1;
 235   };
 236   struct {
 237     unsigned char :1;
 238     unsigned char :1;
 239     unsigned char NOT_DONE:1;
 240     unsigned char :1;
 241     unsigned char :1;
 242     unsigned char :1;
 243     unsigned char :1;
 244     unsigned char :1;
 245   };
 246   struct {
 247     unsigned char :1;
 248     unsigned char :1;
 249     unsigned char GO_DONE:1;
 250     unsigned char :1;
 251     unsigned char :1;
 252     unsigned char :1;
 253     unsigned char :1;
 254     unsigned char :1;
 255   };
 256 } __ADCON0_bits_t;
 257 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 258
 259 #define ADON                 ADCON0_bits.ADON
 260 #define GO                   ADCON0_bits.GO
 261 #define NOT_DONE             ADCON0_bits.NOT_DONE
 262 #define GO_DONE              ADCON0_bits.GO_DONE
 263 #define CHS0                 ADCON0_bits.CHS0
 264 #define CHS1                 ADCON0_bits.CHS1
 265 #define CHS2                 ADCON0_bits.CHS2
 266 #define ADCS0                ADCON0_bits.ADCS0
 267 #define ADCS1                ADCON0_bits.ADCS1
 268
 269 // ----- ADCON1 bits --------------------
 270 typedef union {
 271   struct {
 272     unsigned char PCFG0:1;
 273     unsigned char PCFG1:1;
 274     unsigned char PCFG2:1;
 275     unsigned char :1;
 276     unsigned char :1;
 277     unsigned char :1;
 278     unsigned char :1;
 279     unsigned char :1;
 280   };
 281 } __ADCON1_bits_t;
 282 extern volatile __ADCON1_bits_t __at(ADCON1_ADDR) ADCON1_bits;
 283
 284 #define PCFG0                ADCON1_bits.PCFG0
 285 #define PCFG1                ADCON1_bits.PCFG1
 286 #define PCFG2                ADCON1_bits.PCFG2
 287
 288 // ----- CCP1CON bits --------------------
 289 typedef union {
 290   struct {
 291     unsigned char CCP1M0:1;
 292     unsigned char CCP1M1:1;
 293     unsigned char CCP1M2:1;
 294     unsigned char CCP1M3:1;
 295     unsigned char CCP1Y:1;
 296     unsigned char CCP1X:1;
 297     unsigned char :1;
 298     unsigned char :1;
 299   };
 300 } __CCP1CON_bits_t;
 301 extern volatile __CCP1CON_bits_t __at(CCP1CON_ADDR) CCP1CON_bits;
 302
 303 #define CCP1M0               CCP1CON_bits.CCP1M0
 304 #define CCP1M1               CCP1CON_bits.CCP1M1
 305 #define CCP1M2               CCP1CON_bits.CCP1M2
 306 #define CCP1M3               CCP1CON_bits.CCP1M3
 307 #define CCP1Y                CCP1CON_bits.CCP1Y
 308 #define CCP1X                CCP1CON_bits.CCP1X
 309
 310 // ----- INTCON bits --------------------
 311 typedef union {
 312   struct {
 313     unsigned char RBIF:1;
 314     unsigned char INTF:1;
 315     unsigned char T0IF:1;
 316     unsigned char RBIE:1;
 317     unsigned char INTE:1;
 318     unsigned char T0IE:1;
 319     unsigned char PEIE:1;
 320     unsigned char GIE:1;
 321   };
 322 } __INTCON_bits_t;
 323 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 324
 325 #define RBIF                 INTCON_bits.RBIF
 326 #define INTF                 INTCON_bits.INTF
 327 #define T0IF                 INTCON_bits.T0IF
 328 #define RBIE                 INTCON_bits.RBIE
 329 #define INTE                 INTCON_bits.INTE
 330 #define T0IE                 INTCON_bits.T0IE
 331 #define PEIE                 INTCON_bits.PEIE
 332 #define GIE                  INTCON_bits.GIE
 333
 334 // ----- OPTION_REG bits --------------------
 335 typedef union {
 336   struct {
 337     unsigned char PS0:1;
 338     unsigned char PS1:1;
 339     unsigned char PS2:1;
 340     unsigned char PSA:1;
 341     unsigned char T0SE:1;
 342     unsigned char T0CS:1;
 343     unsigned char INTEDG:1;
 344     unsigned char NOT_RBPU:1;
 345   };
 346 } __OPTION_REG_bits_t;
 347 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 348
 349 #define PS0                  OPTION_REG_bits.PS0
 350 #define PS1                  OPTION_REG_bits.PS1
 351 #define PS2                  OPTION_REG_bits.PS2
 352 #define PSA                  OPTION_REG_bits.PSA
 353 #define T0SE                 OPTION_REG_bits.T0SE
 354 #define T0CS                 OPTION_REG_bits.T0CS
 355 #define INTEDG               OPTION_REG_bits.INTEDG
 356 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 357
 358 // ----- PCON bits --------------------
 359 typedef union {
 360   struct {
 361     unsigned char NOT_BO:1;
 362     unsigned char NOT_POR:1;
 363     unsigned char :1;
 364     unsigned char :1;
 365     unsigned char :1;
 366     unsigned char :1;
 367     unsigned char :1;
 368     unsigned char :1;
 369   };
 370   struct {
 371     unsigned char NOT_BOR:1;
 372     unsigned char :1;
 373     unsigned char :1;
 374     unsigned char :1;
 375     unsigned char :1;
 376     unsigned char :1;
 377     unsigned char :1;
 378     unsigned char :1;
 379   };
 380 } __PCON_bits_t;
 381 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 382
 383 #define NOT_BO               PCON_bits.NOT_BO
 384 #define NOT_BOR              PCON_bits.NOT_BOR
 385 #define NOT_POR              PCON_bits.NOT_POR
 386
 387 // ----- PIE1 bits --------------------
 388 typedef union {
 389   struct {
 390     unsigned char TMR1IE:1;
 391     unsigned char TMR2IE:1;
 392     unsigned char CCP1IE:1;
 393     unsigned char SSPIE:1;
 394     unsigned char :1;
 395     unsigned char :1;
 396     unsigned char ADIE:1;
 397     unsigned char :1;
 398   };
 399 } __PIE1_bits_t;
 400 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 401
 402 #define TMR1IE               PIE1_bits.TMR1IE
 403 #define TMR2IE               PIE1_bits.TMR2IE
 404 #define CCP1IE               PIE1_bits.CCP1IE
 405 #define SSPIE                PIE1_bits.SSPIE
 406 #define ADIE                 PIE1_bits.ADIE
 407
 408 // ----- PIR1 bits --------------------
 409 typedef union {
 410   struct {
 411     unsigned char TMR1IF:1;
 412     unsigned char TMR2IF:1;
 413     unsigned char CCP1IF:1;
 414     unsigned char SSPIF:1;
 415     unsigned char :1;
 416     unsigned char :1;
 417     unsigned char ADIF:1;
 418     unsigned char :1;
 419   };
 420 } __PIR1_bits_t;
 421 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 422
 423 #define TMR1IF               PIR1_bits.TMR1IF
 424 #define TMR2IF               PIR1_bits.TMR2IF
 425 #define CCP1IF               PIR1_bits.CCP1IF
 426 #define SSPIF                PIR1_bits.SSPIF
 427 #define ADIF                 PIR1_bits.ADIF
 428
 429 // ----- SSPCON bits --------------------
 430 typedef union {
 431   struct {
 432     unsigned char SSPM0:1;
 433     unsigned char SSPM1:1;
 434     unsigned char SSPM2:1;
 435     unsigned char SSPM3:1;
 436     unsigned char CKP:1;
 437     unsigned char SSPEN:1;
 438     unsigned char SSPOV:1;
 439     unsigned char WCOL:1;
 440   };
 441 } __SSPCON_bits_t;
 442 extern volatile __SSPCON_bits_t __at(SSPCON_ADDR) SSPCON_bits;
 443
 444 #define SSPM0                SSPCON_bits.SSPM0
 445 #define SSPM1                SSPCON_bits.SSPM1
 446 #define SSPM2                SSPCON_bits.SSPM2
 447 #define SSPM3                SSPCON_bits.SSPM3
 448 #define CKP                  SSPCON_bits.CKP
 449 #define SSPEN                SSPCON_bits.SSPEN
 450 #define SSPOV                SSPCON_bits.SSPOV
 451 #define WCOL                 SSPCON_bits.WCOL
 452
 453 // ----- SSPSTAT bits --------------------
 454 typedef union {
 455   struct {
 456     unsigned char BF:1;
 457     unsigned char UA:1;
 458     unsigned char R:1;
 459     unsigned char S:1;
 460     unsigned char P:1;
 461     unsigned char D:1;
 462     unsigned char :1;
 463     unsigned char :1;
 464   };
 465   struct {
 466     unsigned char :1;
 467     unsigned char :1;
 468     unsigned char I2C_READ:1;
 469     unsigned char I2C_START:1;
 470     unsigned char I2C_STOP:1;
 471     unsigned char I2C_DATA:1;
 472     unsigned char :1;
 473     unsigned char :1;
 474   };
 475   struct {
 476     unsigned char :1;
 477     unsigned char :1;
 478     unsigned char NOT_W:1;
 479     unsigned char :1;
 480     unsigned char :1;
 481     unsigned char NOT_A:1;
 482     unsigned char :1;
 483     unsigned char :1;
 484   };
 485   struct {
 486     unsigned char :1;
 487     unsigned char :1;
 488     unsigned char NOT_WRITE:1;
 489     unsigned char :1;
 490     unsigned char :1;
 491     unsigned char NOT_ADDRESS:1;
 492     unsigned char :1;
 493     unsigned char :1;
 494   };
 495   struct {
 496     unsigned char :1;
 497     unsigned char :1;
 498     unsigned char R_W:1;
 499     unsigned char :1;
 500     unsigned char :1;
 501     unsigned char D_A:1;
 502     unsigned char :1;
 503     unsigned char :1;
 504   };
 505   struct {
 506     unsigned char :1;
 507     unsigned char :1;
 508     unsigned char READ_WRITE:1;
 509     unsigned char :1;
 510     unsigned char :1;
 511     unsigned char DATA_ADDRESS:1;
 512     unsigned char :1;
 513     unsigned char :1;
 514   };
 515 } __SSPSTAT_bits_t;
 516 extern volatile __SSPSTAT_bits_t __at(SSPSTAT_ADDR) SSPSTAT_bits;
 517
 518 #define BF                   SSPSTAT_bits.BF
 519 #define UA                   SSPSTAT_bits.UA
 520 #define R                    SSPSTAT_bits.R
 521 #define I2C_READ             SSPSTAT_bits.I2C_READ
 522 #define NOT_W                SSPSTAT_bits.NOT_W
 523 #define NOT_WRITE            SSPSTAT_bits.NOT_WRITE
 524 #define R_W                  SSPSTAT_bits.R_W
 525 #define READ_WRITE           SSPSTAT_bits.READ_WRITE
 526 #define S                    SSPSTAT_bits.S
 527 #define I2C_START            SSPSTAT_bits.I2C_START
 528 #define P                    SSPSTAT_bits.P
 529 #define I2C_STOP             SSPSTAT_bits.I2C_STOP
 530 #define D                    SSPSTAT_bits.D
 531 #define I2C_DATA             SSPSTAT_bits.I2C_DATA
 532 #define NOT_A                SSPSTAT_bits.NOT_A
 533 #define NOT_ADDRESS          SSPSTAT_bits.NOT_ADDRESS
 534 #define D_A                  SSPSTAT_bits.D_A
 535 #define DATA_ADDRESS         SSPSTAT_bits.DATA_ADDRESS
 536
 537 // ----- STATUS bits --------------------
 538 typedef union {
 539   struct {
 540     unsigned char C:1;
 541     unsigned char DC:1;
 542     unsigned char Z:1;
 543     unsigned char NOT_PD:1;
 544     unsigned char NOT_TO:1;
 545     unsigned char RP0:1;
 546     unsigned char RP1:1;
 547     unsigned char IRP:1;
 548   };
 549 } __STATUS_bits_t;
 550 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 551
 552 #define C                    STATUS_bits.C
 553 #define DC                   STATUS_bits.DC
 554 #define Z                    STATUS_bits.Z
 555 #define NOT_PD               STATUS_bits.NOT_PD
 556 #define NOT_TO               STATUS_bits.NOT_TO
 557 #define RP0                  STATUS_bits.RP0
 558 #define RP1                  STATUS_bits.RP1
 559 #define IRP                  STATUS_bits.IRP
 560
 561 // ----- T1CON bits --------------------
 562 typedef union {
 563   struct {
 564     unsigned char TMR1ON:1;
 565     unsigned char TMR1CS:1;
 566     unsigned char T1INSYNC:1;
 567     unsigned char T1OSCEN:1;
 568     unsigned char T1CKPS0:1;
 569     unsigned char T1CKPS1:1;
 570     unsigned char :1;
 571     unsigned char :1;
 572   };
 573 } __T1CON_bits_t;
 574 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 575
 576 #define TMR1ON               T1CON_bits.TMR1ON
 577 #define TMR1CS               T1CON_bits.TMR1CS
 578 #define T1INSYNC             T1CON_bits.T1INSYNC
 579 #define T1OSCEN              T1CON_bits.T1OSCEN
 580 #define T1CKPS0              T1CON_bits.T1CKPS0
 581 #define T1CKPS1              T1CON_bits.T1CKPS1
 582
 583 // ----- T2CON bits --------------------
 584 typedef union {
 585   struct {
 586     unsigned char T2CKPS0:1;
 587     unsigned char T2CKPS1:1;
 588     unsigned char TMR2ON:1;
 589     unsigned char TOUTPS0:1;
 590     unsigned char TOUTPS1:1;
 591     unsigned char TOUTPS2:1;
 592     unsigned char TOUTPS3:1;
 593     unsigned char :1;
 594   };
 595 } __T2CON_bits_t;
 596 extern volatile __T2CON_bits_t __at(T2CON_ADDR) T2CON_bits;
 597
 598 #define T2CKPS0              T2CON_bits.T2CKPS0
 599 #define T2CKPS1              T2CON_bits.T2CKPS1
 600 #define TMR2ON               T2CON_bits.TMR2ON
 601 #define TOUTPS0              T2CON_bits.TOUTPS0
 602 #define TOUTPS1              T2CON_bits.TOUTPS1
 603 #define TOUTPS2              T2CON_bits.TOUTPS2
 604 #define TOUTPS3              T2CON_bits.TOUTPS3
 605
 606 #endif