git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16c622a.h

   1 //
   2 // Register Declarations for Microchip 16C622A Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16C622A_H
  23 #define P16C622A_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define CMCON_ADDR      0x001F
  39 #define OPTION_REG_ADDR 0x0081
  40 #define TRISA_ADDR      0x0085
  41 #define TRISB_ADDR      0x0086
  42 #define PIE1_ADDR       0x008C
  43 #define PCON_ADDR       0x008E
  44 #define VRCON_ADDR      0x009F
  45
  46 //
  47 // Memory organization.
  48 //
  49
  50
  51
  52 //         LIST
  53 // P16C622A.INC  Standard Header File, Version 1.10    Microchip Technology, Inc.
  54 //         NOLIST
  55
  56 // This header file defines configurations, registers, and other useful bits of
  57 // information for the PIC16C622A microcontroller.  These names are taken to match
  58 // the data sheets as closely as possible.
  59
  60 // Note that the processor must be selected before this file is
  61 // included.  The processor may be selected the following ways:
  62
  63 //       1. Command line switch:
  64 //               C:\ MPASM MYFILE.ASM /PIC16C622A
  65 //       2. LIST directive in the source file
  66 //               LIST   P=PIC16C622A
  67 //       3. Processor Type entry in the MPASM full-screen interface
  68
  69 //==========================================================================
  70 //
  71 //       Revision History
  72 //
  73 //==========================================================================
  74
  75 //Rev:   Date:    Reason:
  76
  77 //1.00   05/28/97 Initial Release
  78 //1.10   16/08/99 Added unbanked RAM at 70-7F
  79
  80 //==========================================================================
  81 //
  82 //       Verify Processor
  83 //
  84 //==========================================================================
  85
  86 //        IFNDEF __16C622A
  87 //            MESSG "Processor-header file mismatch.  Verify selected processor."
  88 //         ENDIF
  89
  90 //==========================================================================
  91 //
  92 //       Register Definitions
  93 //
  94 //==========================================================================
  95
  96 #define W                    0x0000
  97 #define F                    0x0001
  98
  99 //----- Register Files------------------------------------------------------
 100
 101 extern __data __at (INDF_ADDR) volatile char      INDF;
 102 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 103 extern __data __at (PCL_ADDR) volatile char       PCL;
 104 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 105 extern __sfr  __at (FSR_ADDR)                     FSR;
 106 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 107 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 108 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 109 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 110 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 111 extern __sfr  __at (CMCON_ADDR)                   CMCON;
 112
 113 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 114 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 115 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 116 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 117 extern __sfr  __at (PCON_ADDR)                    PCON;
 118 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 119
 120 //----- STATUS Bits --------------------------------------------------------
 121
 122
 123 //----- INTCON Bits --------------------------------------------------------
 124
 125
 126 //----- PIR1 Bits ----------------------------------------------------------
 127
 128
 129 //----- CMCON Bits ---------------------------------------------------------
 130
 131
 132 //----- OPTION Bits --------------------------------------------------------
 133
 134
 135 //----- PIE1 Bits ----------------------------------------------------------
 136
 137
 138 //----- PCON Bits ----------------------------------------------------------
 139
 140
 141 //----- VRCON Bits ---------------------------------------------------------
 142
 143
 144 //==========================================================================
 145 //
 146 //       RAM Definition
 147 //
 148 //==========================================================================
 149
 150 //         __MAXRAM H'FF'
 151 //         __BADRAM H'07'-H'09', H'0D'-H'1E', H'87'-H'89', H'8D', H'8F'-H'9E'
 152 //      __BADRAM H'C0'-H'EF'
 153
 154 //==========================================================================
 155 //
 156 //       Configuration Bits
 157 //
 158 //==========================================================================
 159
 160 #define _BODEN_ON            0x3FFF
 161 #define _BODEN_OFF           0x3FBF
 162 #define _CP_ALL              0x00CF
 163 #define _CP_75               0x15DF
 164 #define _CP_50               0x2AEF
 165 #define _CP_OFF              0x3FFF
 166 #define _PWRTE_OFF           0x3FFF
 167 #define _PWRTE_ON            0x3FF7
 168 #define _WDT_ON              0x3FFF
 169 #define _WDT_OFF             0x3FFB
 170 #define _LP_OSC              0x3FFC
 171 #define _XT_OSC              0x3FFD
 172 #define _HS_OSC              0x3FFE
 173 #define _RC_OSC              0x3FFF
 174
 175 //         LIST
 176
 177 // ----- CMCON bits --------------------
 178 typedef union {
 179   struct {
 180     unsigned char CM0:1;
 181     unsigned char CM1:1;
 182     unsigned char CM2:1;
 183     unsigned char CIS:1;
 184     unsigned char :1;
 185     unsigned char :1;
 186     unsigned char C1OUT:1;
 187     unsigned char C2OUT:1;
 188   };
 189 } __CMCON_bits_t;
 190 extern volatile __CMCON_bits_t __at(CMCON_ADDR) CMCON_bits;
 191
 192 #define CM0                  CMCON_bits.CM0
 193 #define CM1                  CMCON_bits.CM1
 194 #define CM2                  CMCON_bits.CM2
 195 #define CIS                  CMCON_bits.CIS
 196 #define C1OUT                CMCON_bits.C1OUT
 197 #define C2OUT                CMCON_bits.C2OUT
 198
 199 // ----- INTCON bits --------------------
 200 typedef union {
 201   struct {
 202     unsigned char RBIF:1;
 203     unsigned char INTF:1;
 204     unsigned char T0IF:1;
 205     unsigned char RBIE:1;
 206     unsigned char INTE:1;
 207     unsigned char T0IE:1;
 208     unsigned char PEIE:1;
 209     unsigned char GIE:1;
 210   };
 211 } __INTCON_bits_t;
 212 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 213
 214 #define RBIF                 INTCON_bits.RBIF
 215 #define INTF                 INTCON_bits.INTF
 216 #define T0IF                 INTCON_bits.T0IF
 217 #define RBIE                 INTCON_bits.RBIE
 218 #define INTE                 INTCON_bits.INTE
 219 #define T0IE                 INTCON_bits.T0IE
 220 #define PEIE                 INTCON_bits.PEIE
 221 #define GIE                  INTCON_bits.GIE
 222
 223 // ----- OPTION_REG bits --------------------
 224 typedef union {
 225   struct {
 226     unsigned char PS0:1;
 227     unsigned char PS1:1;
 228     unsigned char PS2:1;
 229     unsigned char PSA:1;
 230     unsigned char T0SE:1;
 231     unsigned char T0CS:1;
 232     unsigned char INTEDG:1;
 233     unsigned char NOT_RBPU:1;
 234   };
 235 } __OPTION_REG_bits_t;
 236 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 237
 238 #define PS0                  OPTION_REG_bits.PS0
 239 #define PS1                  OPTION_REG_bits.PS1
 240 #define PS2                  OPTION_REG_bits.PS2
 241 #define PSA                  OPTION_REG_bits.PSA
 242 #define T0SE                 OPTION_REG_bits.T0SE
 243 #define T0CS                 OPTION_REG_bits.T0CS
 244 #define INTEDG               OPTION_REG_bits.INTEDG
 245 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 246
 247 // ----- PCON bits --------------------
 248 typedef union {
 249   struct {
 250     unsigned char NOT_BO:1;
 251     unsigned char NOT_POR:1;
 252     unsigned char :1;
 253     unsigned char :1;
 254     unsigned char :1;
 255     unsigned char :1;
 256     unsigned char :1;
 257     unsigned char :1;
 258   };
 259   struct {
 260     unsigned char NOT_BOR:1;
 261     unsigned char :1;
 262     unsigned char :1;
 263     unsigned char :1;
 264     unsigned char :1;
 265     unsigned char :1;
 266     unsigned char :1;
 267     unsigned char :1;
 268   };
 269 } __PCON_bits_t;
 270 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 271
 272 #define NOT_BO               PCON_bits.NOT_BO
 273 #define NOT_BOR              PCON_bits.NOT_BOR
 274 #define NOT_POR              PCON_bits.NOT_POR
 275
 276 // ----- PIE1 bits --------------------
 277 typedef union {
 278   struct {
 279     unsigned char :1;
 280     unsigned char :1;
 281     unsigned char :1;
 282     unsigned char :1;
 283     unsigned char :1;
 284     unsigned char :1;
 285     unsigned char CMIE:1;
 286     unsigned char :1;
 287   };
 288 } __PIE1_bits_t;
 289 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 290
 291 #define CMIE                 PIE1_bits.CMIE
 292
 293 // ----- PIR1 bits --------------------
 294 typedef union {
 295   struct {
 296     unsigned char :1;
 297     unsigned char :1;
 298     unsigned char :1;
 299     unsigned char :1;
 300     unsigned char :1;
 301     unsigned char :1;
 302     unsigned char CMIF:1;
 303     unsigned char :1;
 304   };
 305 } __PIR1_bits_t;
 306 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 307
 308 #define CMIF                 PIR1_bits.CMIF
 309
 310 // ----- STATUS bits --------------------
 311 typedef union {
 312   struct {
 313     unsigned char C:1;
 314     unsigned char DC:1;
 315     unsigned char Z:1;
 316     unsigned char NOT_PD:1;
 317     unsigned char NOT_TO:1;
 318     unsigned char RP0:1;
 319     unsigned char RP1:1;
 320     unsigned char IRP:1;
 321   };
 322 } __STATUS_bits_t;
 323 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 324
 325 #define C                    STATUS_bits.C
 326 #define DC                   STATUS_bits.DC
 327 #define Z                    STATUS_bits.Z
 328 #define NOT_PD               STATUS_bits.NOT_PD
 329 #define NOT_TO               STATUS_bits.NOT_TO
 330 #define RP0                  STATUS_bits.RP0
 331 #define RP1                  STATUS_bits.RP1
 332 #define IRP                  STATUS_bits.IRP
 333
 334 // ----- VRCON bits --------------------
 335 typedef union {
 336   struct {
 337     unsigned char VR0:1;
 338     unsigned char VR1:1;
 339     unsigned char VR2:1;
 340     unsigned char VR3:1;
 341     unsigned char :1;
 342     unsigned char VRR:1;
 343     unsigned char VROE:1;
 344     unsigned char VREN:1;
 345   };
 346 } __VRCON_bits_t;
 347 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 348
 349 #define VR0                  VRCON_bits.VR0
 350 #define VR1                  VRCON_bits.VR1
 351 #define VR2                  VRCON_bits.VR2
 352 #define VR3                  VRCON_bits.VR3
 353 #define VRR                  VRCON_bits.VRR
 354 #define VROE                 VRCON_bits.VROE
 355 #define VREN                 VRCON_bits.VREN
 356
 357 #endif