git.gag.com Git - fw/sdcc/blob - device/include/pic/pic16c620a.h

   1 //
   2 // Register Declarations for Microchip 16CR620A Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.6
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P16CR620A_H
  23 #define P16CR620A_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define PORTA_ADDR      0x0005
  34 #define PORTB_ADDR      0x0006
  35 #define PCLATH_ADDR     0x000A
  36 #define INTCON_ADDR     0x000B
  37 #define PIR1_ADDR       0x000C
  38 #define CMCON_ADDR      0x001F
  39 #define OPTION_REG_ADDR 0x0081
  40 #define TRISA_ADDR      0x0085
  41 #define TRISB_ADDR      0x0086
  42 #define PIE1_ADDR       0x008C
  43 #define PCON_ADDR       0x008E
  44 #define VRCON_ADDR      0x009F
  45
  46 //
  47 // Memory organization.
  48 //
  49
  50 #pragma memmap INDF_ADDR INDF_ADDR SFR 0x000    // INDF
  51 #pragma memmap TMR0_ADDR TMR0_ADDR SFR 0x000    // TMR0
  52 #pragma memmap PCL_ADDR PCL_ADDR SFR 0x000      // PCL
  53 #pragma memmap STATUS_ADDR STATUS_ADDR SFR 0x000        // STATUS
  54 #pragma memmap FSR_ADDR FSR_ADDR SFR 0x000      // FSR
  55 #pragma memmap PORTA_ADDR PORTA_ADDR SFR 0x000  // PORTA
  56 #pragma memmap PORTB_ADDR PORTB_ADDR SFR 0x000  // PORTB
  57 #pragma memmap PCLATH_ADDR PCLATH_ADDR SFR 0x000        // PCLATH
  58 #pragma memmap INTCON_ADDR INTCON_ADDR SFR 0x000        // INTCON
  59 #pragma memmap PIR1_ADDR PIR1_ADDR SFR 0x000    // PIR1
  60 #pragma memmap CMCON_ADDR CMCON_ADDR SFR 0x000  // CMCON
  61 #pragma memmap OPTION_REG_ADDR OPTION_REG_ADDR SFR 0x000        // OPTION_REG
  62 #pragma memmap TRISA_ADDR TRISA_ADDR SFR 0x000  // TRISA
  63 #pragma memmap TRISB_ADDR TRISB_ADDR SFR 0x000  // TRISB
  64 #pragma memmap PIE1_ADDR PIE1_ADDR SFR 0x000    // PIE1
  65 #pragma memmap PCON_ADDR PCON_ADDR SFR 0x000    // PCON
  66 #pragma memmap VRCON_ADDR VRCON_ADDR SFR 0x000  // VRCON
  67
  68
  69 //         LIST
  70 // P16C620A.INC  Standard Header File, Version 1.10    Microchip Technology, Inc.
  71 //         NOLIST
  72
  73 // This header file defines configurations, registers, and other useful bits of
  74 // information for the PIC16C620A and PIC16CR620A microcontrollers.  These names are taken to match
  75 // the data sheets as closely as possible.
  76
  77 // Note that the processor must be selected before this file is
  78 // included.  The processor may be selected the following ways:
  79
  80 //       1. Command line switch:
  81 //               C:\ MPASM MYFILE.ASM /PIC16C620A   or
  82 //               C:\ MPASM MYFILE.ASM /PIC16CR620A
  83 //       2. LIST directive in the source file
  84 //               LIST   P=PIC16C620A   or
  85 //               LIST   P=PIC16CR620A
  86 //       3. Processor Type entry in the MPASM full-screen interface
  87
  88 //==========================================================================
  89 //
  90 //       Revision History
  91 //
  92 //==========================================================================
  93
  94 //Rev:   Date:    Reason:
  95
  96 //1.00   05/28/97 Initial Release
  97 //1.10   16/08/99 Added unbanked RAM at 70-7F
  98 //1.20   06/12/02 Verification now includes the PIC16CR620A (pas)
  99
 100 //==========================================================================
 101 //
 102 //       Verify Processor
 103 //
 104 //==========================================================================
 105
 106 //        IFNDEF __16C620A
 107 //      IFNDEF __16CR620A
 108 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 109 //         ENDIF
 110 //      ENDIF
 111
 112 //==========================================================================
 113 //
 114 //       Register Definitions
 115 //
 116 //==========================================================================
 117
 118 #define W                    0x0000
 119 #define F                    0x0001
 120
 121 //----- Register Files------------------------------------------------------
 122
 123 extern __data __at (INDF_ADDR) volatile char      INDF;
 124 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 125 extern __data __at (PCL_ADDR) volatile char       PCL;
 126 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 127 extern __sfr  __at (FSR_ADDR)                     FSR;
 128 extern __sfr  __at (PORTA_ADDR)                   PORTA;
 129 extern __sfr  __at (PORTB_ADDR)                   PORTB;
 130 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 131 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 132 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 133 extern __sfr  __at (CMCON_ADDR)                   CMCON;
 134
 135 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 136 extern __sfr  __at (TRISA_ADDR)                   TRISA;
 137 extern __sfr  __at (TRISB_ADDR)                   TRISB;
 138 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 139 extern __sfr  __at (PCON_ADDR)                    PCON;
 140 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 141
 142 //----- STATUS Bits --------------------------------------------------------
 143
 144
 145 //----- INTCON Bits --------------------------------------------------------
 146
 147
 148 //----- PIR1 Bits ----------------------------------------------------------
 149
 150
 151 //----- CMCON Bits ---------------------------------------------------------
 152
 153
 154 //----- OPTION Bits --------------------------------------------------------
 155
 156
 157 //----- PIE1 Bits ----------------------------------------------------------
 158
 159
 160 //----- PCON Bits ----------------------------------------------------------
 161
 162
 163 //----- VRCON Bits ---------------------------------------------------------
 164
 165
 166 //==========================================================================
 167 //
 168 //       RAM Definition
 169 //
 170 //==========================================================================
 171
 172 //         __MAXRAM H'0FF'
 173 //         __BADRAM H'07'-H'09', H'0D'-H'1E'
 174 //         __BADRAM H'87'-H'89', H'8D', H'8F'-H'9E'
 175 //      __BADRAM H'A0'-H'EF'
 176
 177 //==========================================================================
 178 //
 179 //       Configuration Bits
 180 //
 181 //==========================================================================
 182
 183 #define _BODEN_ON            0x3FFF
 184 #define _BODEN_OFF           0x3FBF
 185 #define _CP_ON               0x00CF
 186 #define _CP_OFF              0x3FFF
 187 #define _PWRTE_OFF           0x3FFF
 188 #define _PWRTE_ON            0x3FF7
 189 #define _WDT_ON              0x3FFF
 190 #define _WDT_OFF             0x3FFB
 191 #define _LP_OSC              0x3FFC
 192 #define _XT_OSC              0x3FFD
 193 #define _HS_OSC              0x3FFE
 194 #define _RC_OSC              0x3FFF
 195
 196 //         LIST
 197
 198 // ----- CMCON bits --------------------
 199 typedef union {
 200   struct {
 201     unsigned char CM0:1;
 202     unsigned char CM1:1;
 203     unsigned char CM2:1;
 204     unsigned char CIS:1;
 205     unsigned char :1;
 206     unsigned char :1;
 207     unsigned char C1OUT:1;
 208     unsigned char C2OUT:1;
 209   };
 210 } __CMCON_bits_t;
 211 extern volatile __CMCON_bits_t __at(CMCON_ADDR) CMCON_bits;
 212
 213 #define CM0                  CMCON_bits.CM0
 214 #define CM1                  CMCON_bits.CM1
 215 #define CM2                  CMCON_bits.CM2
 216 #define CIS                  CMCON_bits.CIS
 217 #define C1OUT                CMCON_bits.C1OUT
 218 #define C2OUT                CMCON_bits.C2OUT
 219
 220 // ----- INTCON bits --------------------
 221 typedef union {
 222   struct {
 223     unsigned char RBIF:1;
 224     unsigned char INTF:1;
 225     unsigned char T0IF:1;
 226     unsigned char RBIE:1;
 227     unsigned char INTE:1;
 228     unsigned char T0IE:1;
 229     unsigned char PEIE:1;
 230     unsigned char GIE:1;
 231   };
 232 } __INTCON_bits_t;
 233 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 234
 235 #define RBIF                 INTCON_bits.RBIF
 236 #define INTF                 INTCON_bits.INTF
 237 #define T0IF                 INTCON_bits.T0IF
 238 #define RBIE                 INTCON_bits.RBIE
 239 #define INTE                 INTCON_bits.INTE
 240 #define T0IE                 INTCON_bits.T0IE
 241 #define PEIE                 INTCON_bits.PEIE
 242 #define GIE                  INTCON_bits.GIE
 243
 244 // ----- OPTION_REG bits --------------------
 245 typedef union {
 246   struct {
 247     unsigned char PS0:1;
 248     unsigned char PS1:1;
 249     unsigned char PS2:1;
 250     unsigned char PSA:1;
 251     unsigned char T0SE:1;
 252     unsigned char T0CS:1;
 253     unsigned char INTEDG:1;
 254     unsigned char NOT_RBPU:1;
 255   };
 256 } __OPTION_REG_bits_t;
 257 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 258
 259 #define PS0                  OPTION_REG_bits.PS0
 260 #define PS1                  OPTION_REG_bits.PS1
 261 #define PS2                  OPTION_REG_bits.PS2
 262 #define PSA                  OPTION_REG_bits.PSA
 263 #define T0SE                 OPTION_REG_bits.T0SE
 264 #define T0CS                 OPTION_REG_bits.T0CS
 265 #define INTEDG               OPTION_REG_bits.INTEDG
 266 #define NOT_RBPU             OPTION_REG_bits.NOT_RBPU
 267
 268 // ----- PCON bits --------------------
 269 typedef union {
 270   struct {
 271     unsigned char NOT_BO:1;
 272     unsigned char NOT_POR:1;
 273     unsigned char :1;
 274     unsigned char :1;
 275     unsigned char :1;
 276     unsigned char :1;
 277     unsigned char :1;
 278     unsigned char :1;
 279   };
 280   struct {
 281     unsigned char NOT_BOR:1;
 282     unsigned char :1;
 283     unsigned char :1;
 284     unsigned char :1;
 285     unsigned char :1;
 286     unsigned char :1;
 287     unsigned char :1;
 288     unsigned char :1;
 289   };
 290 } __PCON_bits_t;
 291 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 292
 293 #define NOT_BO               PCON_bits.NOT_BO
 294 #define NOT_BOR              PCON_bits.NOT_BOR
 295 #define NOT_POR              PCON_bits.NOT_POR
 296
 297 // ----- PIE1 bits --------------------
 298 typedef union {
 299   struct {
 300     unsigned char :1;
 301     unsigned char :1;
 302     unsigned char :1;
 303     unsigned char :1;
 304     unsigned char :1;
 305     unsigned char :1;
 306     unsigned char CMIE:1;
 307     unsigned char :1;
 308   };
 309 } __PIE1_bits_t;
 310 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 311
 312 #define CMIE                 PIE1_bits.CMIE
 313
 314 // ----- PIR1 bits --------------------
 315 typedef union {
 316   struct {
 317     unsigned char :1;
 318     unsigned char :1;
 319     unsigned char :1;
 320     unsigned char :1;
 321     unsigned char :1;
 322     unsigned char :1;
 323     unsigned char CMIF:1;
 324     unsigned char :1;
 325   };
 326 } __PIR1_bits_t;
 327 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 328
 329 #define CMIF                 PIR1_bits.CMIF
 330
 331 // ----- STATUS bits --------------------
 332 typedef union {
 333   struct {
 334     unsigned char C:1;
 335     unsigned char DC:1;
 336     unsigned char Z:1;
 337     unsigned char NOT_PD:1;
 338     unsigned char NOT_TO:1;
 339     unsigned char RP0:1;
 340     unsigned char RP1:1;
 341     unsigned char IRP:1;
 342   };
 343 } __STATUS_bits_t;
 344 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 345
 346 #define C                    STATUS_bits.C
 347 #define DC                   STATUS_bits.DC
 348 #define Z                    STATUS_bits.Z
 349 #define NOT_PD               STATUS_bits.NOT_PD
 350 #define NOT_TO               STATUS_bits.NOT_TO
 351 #define RP0                  STATUS_bits.RP0
 352 #define RP1                  STATUS_bits.RP1
 353 #define IRP                  STATUS_bits.IRP
 354
 355 // ----- VRCON bits --------------------
 356 typedef union {
 357   struct {
 358     unsigned char VR0:1;
 359     unsigned char VR1:1;
 360     unsigned char VR2:1;
 361     unsigned char VR3:1;
 362     unsigned char :1;
 363     unsigned char VRR:1;
 364     unsigned char VROE:1;
 365     unsigned char VREN:1;
 366   };
 367 } __VRCON_bits_t;
 368 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 369
 370 #define VR0                  VRCON_bits.VR0
 371 #define VR1                  VRCON_bits.VR1
 372 #define VR2                  VRCON_bits.VR2
 373 #define VR3                  VRCON_bits.VR3
 374 #define VRR                  VRCON_bits.VRR
 375 #define VROE                 VRCON_bits.VROE
 376 #define VREN                 VRCON_bits.VREN
 377
 378 #endif