git.gag.com Git - fw/sdcc/blob - device/include/pic/pic12f683.h

   1 //
   2 // Register Declarations for Microchip 12F683 Processor
   3 //
   4 //
   5 // This header file was automatically generated by:
   6 //
   7 //      inc2h.pl V1.7
   8 //
   9 //      Copyright (c) 2002, Kevin L. Pauba, All Rights Reserved
  10 //
  11 //      SDCC is licensed under the GNU Public license (GPL) v2.  Note that
  12 //      this license covers the code to the compiler and other executables,
  13 //      but explicitly does not cover any code or objects generated by sdcc.
  14 //      We have not yet decided on a license for the run time libraries, but
  15 //      it will not put any requirements on code linked against it. See:
  16 //
  17 //      http://www.gnu.org/copyleft/gpl/html
  18 //
  19 //      See http://sdcc.sourceforge.net/ for the latest information on sdcc.
  20 //
  21 //
  22 #ifndef P12F683_H
  23 #define P12F683_H
  24
  25 //
  26 // Register addresses.
  27 //
  28 #define INDF_ADDR       0x0000
  29 #define TMR0_ADDR       0x0001
  30 #define PCL_ADDR        0x0002
  31 #define STATUS_ADDR     0x0003
  32 #define FSR_ADDR        0x0004
  33 #define GPIO_ADDR       0x0005
  34 #define PCLATH_ADDR     0x000A
  35 #define INTCON_ADDR     0x000B
  36 #define PIR1_ADDR       0x000C
  37 #define TMR1L_ADDR      0x000E
  38 #define TMR1H_ADDR      0x000F
  39 #define T1CON_ADDR      0x0010
  40 #define TMR2_ADDR       0x0011
  41 #define T2CON_ADDR      0x0012
  42 #define CCPR1L_ADDR     0x0013
  43 #define CCPR1H_ADDR     0x0014
  44 #define CCP1CON_ADDR    0x0015
  45 #define WDTCON_ADDR     0x0018
  46 #define CMCON0_ADDR     0x0019
  47 #define CMCON1_ADDR     0x001A
  48 #define ADRESH_ADDR     0x001E
  49 #define ADCON0_ADDR     0x001F
  50 #define OPTION_REG_ADDR 0x0081
  51 #define TRISIO_ADDR     0x0085
  52 #define PIE1_ADDR       0x008C
  53 #define PCON_ADDR       0x008E
  54 #define OSCCON_ADDR     0x008F
  55 #define OSCTUNE_ADDR    0x0090
  56 #define PR2_ADDR        0x0092
  57 #define WPU_ADDR        0x0095
  58 #define WPUA_ADDR       0x0095
  59 #define IOC_ADDR        0x0096
  60 #define IOCA_ADDR       0x0096
  61 #define VRCON_ADDR      0x0099
  62 #define EEDATA_ADDR     0x009A
  63 #define EEDAT_ADDR      0x009A
  64 #define EEADR_ADDR      0x009B
  65 #define EECON1_ADDR     0x009C
  66 #define EECON2_ADDR     0x009D
  67 #define ADRESL_ADDR     0x009E
  68 #define ANSEL_ADDR      0x009F
  69
  70 //
  71 // Memory organization.
  72 //
  73
  74
  75
  76 //         LIST
  77 // P12F683.INC  Standard Header File, Version 1.00    Microchip Technology, Inc.
  78 //         NOLIST
  79
  80 // This header file defines configurations, registers, and other useful bits of
  81 // information for the PIC12F683 microcontroller.  These names are taken to match
  82 // the data sheets as closely as possible.
  83
  84 // Note that the processor must be selected before this file is
  85 // included.  The processor may be selected the following ways:
  86
  87 //       1. Command line switch:
  88 //               C:\ MPASM MYFILE.ASM /PIC16F684
  89 //       2. LIST directive in the source file
  90 //               LIST   P=PIC12F683
  91 //       3. Processor Type entry in the MPASM full-screen interface
  92
  93 //==========================================================================
  94 //
  95 //       Revision History
  96 //
  97 //==========================================================================
  98 //1.00   12/09/03 Original
  99
 100 //==========================================================================
 101 //
 102 //       Verify Processor
 103 //
 104 //==========================================================================
 105
 106 //        IFNDEF __12F683
 107 //            MESSG "Processor-header file mismatch.  Verify selected processor."
 108 //         ENDIF
 109
 110 //==========================================================================
 111 //
 112 //       Register Definitions
 113 //
 114 //==========================================================================
 115
 116 #define W                    0x0000
 117 #define F                    0x0001
 118
 119 //----- Register Files------------------------------------------------------
 120
 121 extern __data __at (INDF_ADDR) volatile char      INDF;
 122 extern __sfr  __at (TMR0_ADDR)                    TMR0;
 123 extern __data __at (PCL_ADDR) volatile char       PCL;
 124 extern __sfr  __at (STATUS_ADDR)                  STATUS;
 125 extern __sfr  __at (FSR_ADDR)                     FSR;
 126 extern __sfr  __at (GPIO_ADDR)                    GPIO;
 127
 128 extern __sfr  __at (PCLATH_ADDR)                  PCLATH;
 129 extern __sfr  __at (INTCON_ADDR)                  INTCON;
 130 extern __sfr  __at (PIR1_ADDR)                    PIR1;
 131
 132 extern __sfr  __at (TMR1L_ADDR)                   TMR1L;
 133 extern __sfr  __at (TMR1H_ADDR)                   TMR1H;
 134 extern __sfr  __at (T1CON_ADDR)                   T1CON;
 135 extern __sfr  __at (TMR2_ADDR)                    TMR2;
 136 extern __sfr  __at (T2CON_ADDR)                   T2CON;
 137 extern __sfr  __at (CCPR1L_ADDR)                  CCPR1L;
 138 extern __sfr  __at (CCPR1H_ADDR)                  CCPR1H;
 139 extern __sfr  __at (CCP1CON_ADDR)                 CCP1CON;
 140
 141 extern __sfr  __at (WDTCON_ADDR)                  WDTCON;
 142 extern __sfr  __at (CMCON0_ADDR)                  CMCON0;
 143 extern __sfr  __at (CMCON1_ADDR)                  CMCON1;
 144
 145 extern __sfr  __at (ADRESH_ADDR)                  ADRESH;
 146 extern __sfr  __at (ADCON0_ADDR)                  ADCON0;
 147
 148 extern __sfr  __at (OPTION_REG_ADDR)              OPTION_REG;
 149
 150 extern __sfr  __at (TRISIO_ADDR)                  TRISIO;
 151
 152 extern __sfr  __at (PIE1_ADDR)                    PIE1;
 153
 154 extern __sfr  __at (PCON_ADDR)                    PCON;
 155 extern __sfr  __at (OSCCON_ADDR)                  OSCCON;
 156 extern __sfr  __at (OSCTUNE_ADDR)                 OSCTUNE;
 157
 158 extern __sfr  __at (PR2_ADDR)                     PR2;
 159
 160 extern __sfr  __at (WPU_ADDR)                     WPU;
 161 extern __sfr  __at (WPUA_ADDR)                    WPUA;
 162 extern __sfr  __at (IOC_ADDR)                     IOC;
 163 extern __sfr  __at (IOCA_ADDR)                    IOCA;
 164
 165 extern __sfr  __at (VRCON_ADDR)                   VRCON;
 166 extern __sfr  __at (EEDATA_ADDR)                  EEDATA;
 167 extern __sfr  __at (EEDAT_ADDR)                   EEDAT;
 168 extern __sfr  __at (EEADR_ADDR)                   EEADR;
 169 extern __sfr  __at (EECON1_ADDR)                  EECON1;
 170 extern __sfr  __at (EECON2_ADDR)                  EECON2;
 171 extern __sfr  __at (ADRESL_ADDR)                  ADRESL;
 172 extern __sfr  __at (ANSEL_ADDR)                   ANSEL;
 173
 174
 175 //----- STATUS Bits --------------------------------------------------------
 176
 177
 178 //----- INTCON Bits --------------------------------------------------------
 179
 180
 181 //----- PIR1 Bits ----------------------------------------------------------
 182
 183
 184 //----- T1CON Bits ---------------------------------------------------------
 185
 186
 187 //----- T2CON Bits ---------------------------------------------------------
 188
 189
 190 //----- CCP1CON Bits -------------------------------------------------------
 191
 192
 193 //----- WDTCON Bits --------------------------------------------------------
 194
 195
 196 //----- CMCON0 Bits -------------------------------------------------------
 197
 198
 199 //----- CMCON1 Bits -------------------------------------------------------
 200
 201
 202 //----- ADCON0 Bits --------------------------------------------------------
 203
 204
 205 //----- OPTION Bits --------------------------------------------------------
 206
 207
 208
 209 //----- PIE1 Bits ----------------------------------------------------------
 210
 211
 212 //----- PCON Bits ----------------------------------------------------------
 213
 214
 215 //----- OSCCON Bits --------------------------------------------------------
 216
 217
 218 //----- OSCTUNE Bits -------------------------------------------------------
 219
 220
 221
 222 //----- IOC --------------------------------------------------------------
 223
 224
 225 //----- IOCA --------------------------------------------------------------
 226
 227
 228 //----- VRCON Bits ---------------------------------------------------------
 229
 230
 231 //----- EECON1 -------------------------------------------------------------
 232
 233
 234 //----- ANSEL --------------------------------------------------------------
 235
 236
 237 //==========================================================================
 238 //
 239 //       RAM Definition
 240 //
 241 //==========================================================================
 242
 243 //         __MAXRAM H'FF'
 244 //         __BADRAM H'06', H'08'-H'09', H'0D', H'1B'-H'1D'
 245 //         __BADRAM H'86', H'88'-H'89', H'8D', H'93'-H'94', H'97'-H'98', H'C0'-H'EF'
 246
 247 //==========================================================================
 248 //
 249 //       Configuration Bits
 250 //
 251 //==========================================================================
 252
 253 #define _FCMEN_ON            0x3FFF
 254 #define _FCMEN_OFF           0x37FF
 255 #define _IESO_ON             0x3FFF
 256 #define _IESO_OFF            0x3BFF
 257 #define _BOD_ON              0x3FFF
 258 #define _BOD_NSLEEP          0x3EFF
 259 #define _BOD_SBODEN          0x3DFF
 260 #define _BOD_OFF             0x3CFF
 261 #define _CPD_ON              0x3F7F
 262 #define _CPD_OFF             0x3FFF
 263 #define _CP_ON               0x3FBF
 264 #define _CP_OFF              0x3FFF
 265 #define _MCLRE_ON            0x3FFF
 266 #define _MCLRE_OFF           0x3FDF
 267 #define _PWRTE_OFF           0x3FFF
 268 #define _PWRTE_ON            0x3FEF
 269 #define _WDT_ON              0x3FFF
 270 #define _WDT_OFF             0x3FF7
 271 #define _LP_OSC              0x3FF8
 272 #define _XT_OSC              0x3FF9
 273 #define _HS_OSC              0x3FFA
 274 #define _EC_OSC              0x3FFB
 275 #define _INTRC_OSC_NOCLKOUT  0x3FFC
 276 #define _INTOSCIO            0x3FFC
 277 #define _INTRC_OSC_CLKOUT    0x3FFD
 278 #define _INTOSC              0x3FFD
 279 #define _EXTRC_OSC_NOCLKOUT  0x3FFE
 280 #define _EXTRCIO             0x3FFE
 281 #define _EXTRC_OSC_CLKOUT    0x3FFF
 282 #define _EXTRC               0x3FFF
 283
 284 //         LIST
 285
 286 // ----- ADCON0 bits --------------------
 287 typedef union {
 288   struct {
 289     unsigned char ADON:1;
 290     unsigned char GO:1;
 291     unsigned char CHS0:1;
 292     unsigned char CHS1:1;
 293     unsigned char CHS2:1;
 294     unsigned char :1;
 295     unsigned char VCFG:1;
 296     unsigned char ADFM:1;
 297   };
 298   struct {
 299     unsigned char :1;
 300     unsigned char NOT_DONE:1;
 301     unsigned char :1;
 302     unsigned char :1;
 303     unsigned char :1;
 304     unsigned char :1;
 305     unsigned char :1;
 306     unsigned char :1;
 307   };
 308   struct {
 309     unsigned char :1;
 310     unsigned char GO_DONE:1;
 311     unsigned char :1;
 312     unsigned char :1;
 313     unsigned char :1;
 314     unsigned char :1;
 315     unsigned char :1;
 316     unsigned char :1;
 317   };
 318 } __ADCON0_bits_t;
 319 extern volatile __ADCON0_bits_t __at(ADCON0_ADDR) ADCON0_bits;
 320
 321 #define ADON                 ADCON0_bits.ADON
 322 #define GO                   ADCON0_bits.GO
 323 #define NOT_DONE             ADCON0_bits.NOT_DONE
 324 #define GO_DONE              ADCON0_bits.GO_DONE
 325 #define CHS0                 ADCON0_bits.CHS0
 326 #define CHS1                 ADCON0_bits.CHS1
 327 #define CHS2                 ADCON0_bits.CHS2
 328 #define VCFG                 ADCON0_bits.VCFG
 329 #define ADFM                 ADCON0_bits.ADFM
 330
 331 // ----- CCP1CON bits --------------------
 332 typedef union {
 333   struct {
 334     unsigned char CCP1M0:1;
 335     unsigned char CCP1M1:1;
 336     unsigned char CCP1M2:1;
 337     unsigned char CCP1M3:1;
 338     unsigned char DC1B0:1;
 339     unsigned char DC1B1:1;
 340     unsigned char :1;
 341     unsigned char :1;
 342   };
 343 } __CCP1CON_bits_t;
 344 extern volatile __CCP1CON_bits_t __at(CCP1CON_ADDR) CCP1CON_bits;
 345
 346 #define CCP1M0               CCP1CON_bits.CCP1M0
 347 #define CCP1M1               CCP1CON_bits.CCP1M1
 348 #define CCP1M2               CCP1CON_bits.CCP1M2
 349 #define CCP1M3               CCP1CON_bits.CCP1M3
 350 #define DC1B0                CCP1CON_bits.DC1B0
 351 #define DC1B1                CCP1CON_bits.DC1B1
 352
 353 // ----- CMCON0 bits --------------------
 354 typedef union {
 355   struct {
 356     unsigned char CM0:1;
 357     unsigned char CM1:1;
 358     unsigned char CM2:1;
 359     unsigned char CIS:1;
 360     unsigned char CINV:1;
 361     unsigned char :1;
 362     unsigned char COUT:1;
 363     unsigned char :1;
 364   };
 365 } __CMCON0_bits_t;
 366 extern volatile __CMCON0_bits_t __at(CMCON0_ADDR) CMCON0_bits;
 367
 368 #define CM0                  CMCON0_bits.CM0
 369 #define CM1                  CMCON0_bits.CM1
 370 #define CM2                  CMCON0_bits.CM2
 371 #define CIS                  CMCON0_bits.CIS
 372 #define CINV                 CMCON0_bits.CINV
 373 #define COUT                 CMCON0_bits.COUT
 374
 375 // ----- CMCON1 bits --------------------
 376 typedef union {
 377   struct {
 378     unsigned char CMSYNC:1;
 379     unsigned char T1GSS:1;
 380     unsigned char :1;
 381     unsigned char :1;
 382     unsigned char :1;
 383     unsigned char :1;
 384     unsigned char :1;
 385     unsigned char :1;
 386   };
 387 } __CMCON1_bits_t;
 388 extern volatile __CMCON1_bits_t __at(CMCON1_ADDR) CMCON1_bits;
 389
 390 #define CMSYNC               CMCON1_bits.CMSYNC
 391 #define T1GSS                CMCON1_bits.T1GSS
 392
 393 // ----- INTCON bits --------------------
 394 typedef union {
 395   struct {
 396     unsigned char GPIF:1;
 397     unsigned char INTF:1;
 398     unsigned char T0IF:1;
 399     unsigned char GPIE:1;
 400     unsigned char INTE:1;
 401     unsigned char T0IE:1;
 402     unsigned char PEIE:1;
 403     unsigned char GIE:1;
 404   };
 405 } __INTCON_bits_t;
 406 extern volatile __INTCON_bits_t __at(INTCON_ADDR) INTCON_bits;
 407
 408 #define GPIF                 INTCON_bits.GPIF
 409 #define INTF                 INTCON_bits.INTF
 410 #define T0IF                 INTCON_bits.T0IF
 411 #define GPIE                 INTCON_bits.GPIE
 412 #define INTE                 INTCON_bits.INTE
 413 #define T0IE                 INTCON_bits.T0IE
 414 #define PEIE                 INTCON_bits.PEIE
 415 #define GIE                  INTCON_bits.GIE
 416
 417 // ----- OPTION_REG bits --------------------
 418 typedef union {
 419   struct {
 420     unsigned char PS0:1;
 421     unsigned char PS1:1;
 422     unsigned char PS2:1;
 423     unsigned char PSA:1;
 424     unsigned char T0SE:1;
 425     unsigned char T0CS:1;
 426     unsigned char INTEDG:1;
 427     unsigned char NOT_GPPU:1;
 428   };
 429 } __OPTION_REG_bits_t;
 430 extern volatile __OPTION_REG_bits_t __at(OPTION_REG_ADDR) OPTION_REG_bits;
 431
 432 #define PS0                  OPTION_REG_bits.PS0
 433 #define PS1                  OPTION_REG_bits.PS1
 434 #define PS2                  OPTION_REG_bits.PS2
 435 #define PSA                  OPTION_REG_bits.PSA
 436 #define T0SE                 OPTION_REG_bits.T0SE
 437 #define T0CS                 OPTION_REG_bits.T0CS
 438 #define INTEDG               OPTION_REG_bits.INTEDG
 439 #define NOT_GPPU             OPTION_REG_bits.NOT_GPPU
 440
 441 // ----- OSCCON bits --------------------
 442 typedef union {
 443   struct {
 444     unsigned char SCS:1;
 445     unsigned char LTS:1;
 446     unsigned char HTS:1;
 447     unsigned char OSTS:1;
 448     unsigned char IRCF0:1;
 449     unsigned char IRCF1:1;
 450     unsigned char IRCF2:1;
 451     unsigned char :1;
 452   };
 453 } __OSCCON_bits_t;
 454 extern volatile __OSCCON_bits_t __at(OSCCON_ADDR) OSCCON_bits;
 455
 456 #define SCS                  OSCCON_bits.SCS
 457 #define LTS                  OSCCON_bits.LTS
 458 #define HTS                  OSCCON_bits.HTS
 459 #define OSTS                 OSCCON_bits.OSTS
 460 #define IRCF0                OSCCON_bits.IRCF0
 461 #define IRCF1                OSCCON_bits.IRCF1
 462 #define IRCF2                OSCCON_bits.IRCF2
 463
 464 // ----- OSCTUNE bits --------------------
 465 typedef union {
 466   struct {
 467     unsigned char TUN0:1;
 468     unsigned char TUN1:1;
 469     unsigned char TUN2:1;
 470     unsigned char TUN3:1;
 471     unsigned char TUN4:1;
 472     unsigned char IOC5:1;
 473     unsigned char :1;
 474     unsigned char :1;
 475   };
 476   struct {
 477     unsigned char IOC0:1;
 478     unsigned char IOC1:1;
 479     unsigned char IOC2:1;
 480     unsigned char IOC3:1;
 481     unsigned char IOC4:1;
 482     unsigned char IOCA5:1;
 483     unsigned char :1;
 484     unsigned char :1;
 485   };
 486   struct {
 487     unsigned char IOCA0:1;
 488     unsigned char IOCA1:1;
 489     unsigned char IOCA2:1;
 490     unsigned char IOCA3:1;
 491     unsigned char IOCA4:1;
 492     unsigned char :1;
 493     unsigned char :1;
 494     unsigned char :1;
 495   };
 496 } __OSCTUNE_bits_t;
 497 extern volatile __OSCTUNE_bits_t __at(OSCTUNE_ADDR) OSCTUNE_bits;
 498
 499 #define TUN0                 OSCTUNE_bits.TUN0
 500 #define IOC0                 OSCTUNE_bits.IOC0
 501 #define IOCA0                OSCTUNE_bits.IOCA0
 502 #define TUN1                 OSCTUNE_bits.TUN1
 503 #define IOC1                 OSCTUNE_bits.IOC1
 504 #define IOCA1                OSCTUNE_bits.IOCA1
 505 #define TUN2                 OSCTUNE_bits.TUN2
 506 #define IOC2                 OSCTUNE_bits.IOC2
 507 #define IOCA2                OSCTUNE_bits.IOCA2
 508 #define TUN3                 OSCTUNE_bits.TUN3
 509 #define IOC3                 OSCTUNE_bits.IOC3
 510 #define IOCA3                OSCTUNE_bits.IOCA3
 511 #define TUN4                 OSCTUNE_bits.TUN4
 512 #define IOC4                 OSCTUNE_bits.IOC4
 513 #define IOCA4                OSCTUNE_bits.IOCA4
 514 #define IOC5                 OSCTUNE_bits.IOC5
 515 #define IOCA5                OSCTUNE_bits.IOCA5
 516
 517 // ----- PCON bits --------------------
 518 typedef union {
 519   struct {
 520     unsigned char NOT_BOD:1;
 521     unsigned char NOT_POR:1;
 522     unsigned char :1;
 523     unsigned char :1;
 524     unsigned char SBODEN:1;
 525     unsigned char ULPWUE:1;
 526     unsigned char :1;
 527     unsigned char :1;
 528   };
 529 } __PCON_bits_t;
 530 extern volatile __PCON_bits_t __at(PCON_ADDR) PCON_bits;
 531
 532 #define NOT_BOD              PCON_bits.NOT_BOD
 533 #define NOT_POR              PCON_bits.NOT_POR
 534 #define SBODEN               PCON_bits.SBODEN
 535 #define ULPWUE               PCON_bits.ULPWUE
 536
 537 // ----- PIE1 bits --------------------
 538 typedef union {
 539   struct {
 540     unsigned char T1IE:1;
 541     unsigned char T2IE:1;
 542     unsigned char OSFIE:1;
 543     unsigned char CMIE:1;
 544     unsigned char :1;
 545     unsigned char CCP1IE:1;
 546     unsigned char ADIE:1;
 547     unsigned char EEIE:1;
 548   };
 549   struct {
 550     unsigned char TMR1IE:1;
 551     unsigned char TMR2IE:1;
 552     unsigned char :1;
 553     unsigned char :1;
 554     unsigned char :1;
 555     unsigned char :1;
 556     unsigned char :1;
 557     unsigned char :1;
 558   };
 559 } __PIE1_bits_t;
 560 extern volatile __PIE1_bits_t __at(PIE1_ADDR) PIE1_bits;
 561
 562 #define T1IE                 PIE1_bits.T1IE
 563 #define TMR1IE               PIE1_bits.TMR1IE
 564 #define T2IE                 PIE1_bits.T2IE
 565 #define TMR2IE               PIE1_bits.TMR2IE
 566 #define OSFIE                PIE1_bits.OSFIE
 567 #define CMIE                 PIE1_bits.CMIE
 568 #define CCP1IE               PIE1_bits.CCP1IE
 569 #define ADIE                 PIE1_bits.ADIE
 570 #define EEIE                 PIE1_bits.EEIE
 571
 572 // ----- PIR1 bits --------------------
 573 typedef union {
 574   struct {
 575     unsigned char T1IF:1;
 576     unsigned char T2IF:1;
 577     unsigned char OSFIF:1;
 578     unsigned char CMIF:1;
 579     unsigned char :1;
 580     unsigned char CCP1IF:1;
 581     unsigned char ADIF:1;
 582     unsigned char EEIF:1;
 583   };
 584   struct {
 585     unsigned char TMR1IF:1;
 586     unsigned char TMR2IF:1;
 587     unsigned char :1;
 588     unsigned char :1;
 589     unsigned char :1;
 590     unsigned char :1;
 591     unsigned char :1;
 592     unsigned char :1;
 593   };
 594 } __PIR1_bits_t;
 595 extern volatile __PIR1_bits_t __at(PIR1_ADDR) PIR1_bits;
 596
 597 #define T1IF                 PIR1_bits.T1IF
 598 #define TMR1IF               PIR1_bits.TMR1IF
 599 #define T2IF                 PIR1_bits.T2IF
 600 #define TMR2IF               PIR1_bits.TMR2IF
 601 #define OSFIF                PIR1_bits.OSFIF
 602 #define CMIF                 PIR1_bits.CMIF
 603 #define CCP1IF               PIR1_bits.CCP1IF
 604 #define ADIF                 PIR1_bits.ADIF
 605 #define EEIF                 PIR1_bits.EEIF
 606
 607 // ----- STATUS bits --------------------
 608 typedef union {
 609   struct {
 610     unsigned char C:1;
 611     unsigned char DC:1;
 612     unsigned char Z:1;
 613     unsigned char NOT_PD:1;
 614     unsigned char NOT_TO:1;
 615     unsigned char RP0:1;
 616     unsigned char RP1:1;
 617     unsigned char IRP:1;
 618   };
 619 } __STATUS_bits_t;
 620 extern volatile __STATUS_bits_t __at(STATUS_ADDR) STATUS_bits;
 621
 622 #define C                    STATUS_bits.C
 623 #define DC                   STATUS_bits.DC
 624 #define Z                    STATUS_bits.Z
 625 #define NOT_PD               STATUS_bits.NOT_PD
 626 #define NOT_TO               STATUS_bits.NOT_TO
 627 #define RP0                  STATUS_bits.RP0
 628 #define RP1                  STATUS_bits.RP1
 629 #define IRP                  STATUS_bits.IRP
 630
 631 // ----- T1CON bits --------------------
 632 typedef union {
 633   struct {
 634     unsigned char TMR1ON:1;
 635     unsigned char TMR1CS:1;
 636     unsigned char NOT_T1SYNC:1;
 637     unsigned char T1OSCEN:1;
 638     unsigned char T1CKPS0:1;
 639     unsigned char T1CKPS1:1;
 640     unsigned char T1GE:1;
 641     unsigned char T1GINV:1;
 642   };
 643 } __T1CON_bits_t;
 644 extern volatile __T1CON_bits_t __at(T1CON_ADDR) T1CON_bits;
 645
 646 #define TMR1ON               T1CON_bits.TMR1ON
 647 #define TMR1CS               T1CON_bits.TMR1CS
 648 #define NOT_T1SYNC           T1CON_bits.NOT_T1SYNC
 649 #define T1OSCEN              T1CON_bits.T1OSCEN
 650 #define T1CKPS0              T1CON_bits.T1CKPS0
 651 #define T1CKPS1              T1CON_bits.T1CKPS1
 652 #define T1GE                 T1CON_bits.T1GE
 653 #define T1GINV               T1CON_bits.T1GINV
 654
 655 // ----- T2CON bits --------------------
 656 typedef union {
 657   struct {
 658     unsigned char T2CKPS0:1;
 659     unsigned char T2CKPS1:1;
 660     unsigned char TMR2ON:1;
 661     unsigned char TOUTPS0:1;
 662     unsigned char TOUTPS1:1;
 663     unsigned char TOUTPS2:1;
 664     unsigned char TOUTPS3:1;
 665     unsigned char :1;
 666   };
 667 } __T2CON_bits_t;
 668 extern volatile __T2CON_bits_t __at(T2CON_ADDR) T2CON_bits;
 669
 670 #define T2CKPS0              T2CON_bits.T2CKPS0
 671 #define T2CKPS1              T2CON_bits.T2CKPS1
 672 #define TMR2ON               T2CON_bits.TMR2ON
 673 #define TOUTPS0              T2CON_bits.TOUTPS0
 674 #define TOUTPS1              T2CON_bits.TOUTPS1
 675 #define TOUTPS2              T2CON_bits.TOUTPS2
 676 #define TOUTPS3              T2CON_bits.TOUTPS3
 677
 678 // ----- VRCON bits --------------------
 679 typedef union {
 680   struct {
 681     unsigned char VR0:1;
 682     unsigned char VR1:1;
 683     unsigned char VR2:1;
 684     unsigned char VR3:1;
 685     unsigned char ADCS0:1;
 686     unsigned char VRR:1;
 687     unsigned char ADCS2:1;
 688     unsigned char VREN:1;
 689   };
 690   struct {
 691     unsigned char RD:1;
 692     unsigned char WR:1;
 693     unsigned char WREN:1;
 694     unsigned char WRERR:1;
 695     unsigned char :1;
 696     unsigned char ADCS1:1;
 697     unsigned char :1;
 698     unsigned char :1;
 699   };
 700   struct {
 701     unsigned char ANS0:1;
 702     unsigned char ANS1:1;
 703     unsigned char ANS2:1;
 704     unsigned char ANS3:1;
 705     unsigned char :1;
 706     unsigned char :1;
 707     unsigned char :1;
 708     unsigned char :1;
 709   };
 710 } __VRCON_bits_t;
 711 extern volatile __VRCON_bits_t __at(VRCON_ADDR) VRCON_bits;
 712
 713 #define VR0                  VRCON_bits.VR0
 714 #define RD                   VRCON_bits.RD
 715 #define ANS0                 VRCON_bits.ANS0
 716 #define VR1                  VRCON_bits.VR1
 717 #define WR                   VRCON_bits.WR
 718 #define ANS1                 VRCON_bits.ANS1
 719 #define VR2                  VRCON_bits.VR2
 720 #define WREN                 VRCON_bits.WREN
 721 #define ANS2                 VRCON_bits.ANS2
 722 #define VR3                  VRCON_bits.VR3
 723 #define WRERR                VRCON_bits.WRERR
 724 #define ANS3                 VRCON_bits.ANS3
 725 #define ADCS0                VRCON_bits.ADCS0
 726 #define VRR                  VRCON_bits.VRR
 727 #define ADCS1                VRCON_bits.ADCS1
 728 #define ADCS2                VRCON_bits.ADCS2
 729 #define VREN                 VRCON_bits.VREN
 730
 731 // ----- WDTCON bits --------------------
 732 typedef union {
 733   struct {
 734     unsigned char SWDTEN:1;
 735     unsigned char WDTPS0:1;
 736     unsigned char WDTPS1:1;
 737     unsigned char WDTPS2:1;
 738     unsigned char WDTPS3:1;
 739     unsigned char :1;
 740     unsigned char :1;
 741     unsigned char :1;
 742   };
 743 } __WDTCON_bits_t;
 744 extern volatile __WDTCON_bits_t __at(WDTCON_ADDR) WDTCON_bits;
 745
 746 #define SWDTEN               WDTCON_bits.SWDTEN
 747 #define WDTPS0               WDTCON_bits.WDTPS0
 748 #define WDTPS1               WDTCON_bits.WDTPS1
 749 #define WDTPS2               WDTCON_bits.WDTPS2
 750 #define WDTPS3               WDTCON_bits.WDTPS3
 751
 752 #endif